f*****0
发帖数: 489 | 1 "当chip不工作时，内置FET不工作，外面那个电感saturate,怎么可能还有输出。"
when the chip is disabled, the gate goes low, and the drain goes high
impedance. When that happens, the current goes through the inductor and the
diode to the load.
another way to look at it: notice that the Out pin supplies Vdd for the chip
and is connected to Vout? if Vout went low when the chip is disabled, how
would the chip have started?
BTW, the chip can be easily converted to a gated PFM regulator, aka LT1073
style. |
|
w****j
发帖数: 237 | 2 Inverse Scattering的是和医学仪器有关系，还有就是和国防也好像有联系，其实电磁
的也有人去搞MRI的，缺点是好像现在医学仪器的研发找人不多，公司就这么几个，估
计毕业后找工作比较困难.
计算电磁场也是同样的情况，工业界就这么几个公司，国防的又去不了，就业面还是太
窄了。
其实电磁场里和工业界联系最紧密地还是天线和无源器件设计，而且现在很多芯片公司
也找人搞on-chip transformer，inductor什么的。当然，如果想成为射频工程师，有
源的LNA,PLL的也要自己学了~~ |
|
f*****0
发帖数: 489 | 3 take a long mag wire, bend it in the middle and then wind the toroid.
when you are done, connect the beginning of one wire to the end of the other
wire and you are done. |
|
a******t
发帖数: 75 | 4 RF CMOS 是RF设计的主流。
RF核心电路的设计方法上，GaAs和CMOS没有本质区别。
作为一个RFIC designer，有源和无源元件设计同样重要。比方说spiral inductor,
capacitor, transformer之类的无源器件，对电路性能至关重要。
lab testing， layout对desinger来讲也是必需的。
LZ需要能找到一个公司愿意训练你。 |
|
E*****a
发帖数: 757 | 5 如果你用一节电池，很难找到ic可以1.5V就工作，从而给你产生你要的boost
所以用2节好。而且step down比step up效率高，同一个power level的话，
inductor 体积也可以更小。
你的输出电流是多少？效率重要不？
solution? |
|
g*****g
发帖数: 3623 | 6 buck吧
很多芯片现成的，电流不大的话 high side and low side MOSFET integrated in
chip. 有些连补偿都作进去了，plus external inductor and capacitor it will
work..
solution? |
|
f*****0
发帖数: 489 | 7 if you are using a modern chp (frequency > 150Khz), a 33u inductor is good
enough.
with higher frequency and lower output current, you will likely go down to
11uf or even a few uf.
in general, higher inductance provides smoother output voltage but makes the
power supply less able to respond to dynamic load. |
|
a******t
发帖数: 75 | 8 现在CMOS PA设计是个趋势。
更aggressive的是和SoC集成，利用copper metal来做high Q的inductor减少loss.
在WLAN领域，现在有几家公司已经把PA集成到SoC里面，效率只比GaAs PA低20%-30%。 |
|
P******a
发帖数: 121 | 9 大侠们，
最近老板要买电磁仿真的软件，现在有ANSOFT的HFSS（实际买的是低频的版本MAXWELL
）和CST的MICROWAVE STUDIO。我从来没用过这两种软件，大家能不能推荐一下啊。最
近的工作主要是做TRANSFORMER, INDUCTOR的仿真。多谢多谢。。。 |
|
|
|
a******t
发帖数: 75 | 12 Inductance提取要做EM simulation.
HFSS是一种，还有很多其他tool,比方说EMX.
测等效电阻需要知道电感的Q值。比方说在2.4GHz，1nH的电感在90nm process比较
reasonable的Q值大概在10-15之间，等效并联电阻Rp=Q*2pi*f*L,大约150欧姆左右。 |
|
g******u
发帖数: 3060 | 13 Linear has some buck converter chip integrates everything.
but I agree, integrating inductor is super hard. |
|
ET
发帖数: 10701 | 14 enpirion这家公司不知道他们的onchip inductor solution做得咋样了？
startup都7年了。 |
|
s**g
发帖数: 66 | 15 Learn to use sp1tswtich:
dc_position vs ac_position.
Or try the old fashion: huge inductor in series to the voltage source. |
|
v******r
发帖数: 69 | 16 random list
1. integrated planar inductor
2. LED (boost) controller IC
3. integrated backlight (CCFL type) DCDC resonant controller IC
4. DCDC IC with very wide input voltage range (such as automotive load dump
capable)
5. integrate DCDC/analog into FPGA
6. long shot: high power DCDC with SiC FET/diode
7. $$$: <1 cent LDO
applications
1. EV
2. energy efficiency (LED lighting etc)
3. renewable energy
4. wearable and flexible electronics
5. IPhone etc |
|
g******u
发帖数: 3060 | 17 charge pump DCDC is very normal, no inductor, pretty small......
Linear has like 20 ICs. |
|
g******u
发帖数: 3060 | 18 boost switcher requires an inductor, almost impossible to put one there. |
|
|
a*****s
发帖数: 6260 | 20 关键是没必要
上inductor的怎么也要个几百毫安才能见人
一个屏幕而已，能用多少 |
|
le
发帖数: 190 | 21 Try to understand resistor and capacitor...KCL, KVL, and charge conservation
If you know inductor, you can do RFIC design as well. |
|
a******t
发帖数: 75 | 22 如果M1，M2 gm相同，ignore body effect.
M1 和M2 产生的non-linearity一样，因为M1 M2 的cross gate, source上的swing一样
。但是M2产生的non-linearity被M1的r0 degenerated,换句话说， M2的non linearity
circulated 在其device本身，没有走到output.
M1产生的non-linearity直接到了LNA output. 所以M1的non-linearity dominates.
R0产生的non-linearity都是second order，一般比较小。
某些情况下，noise performance不是非常critical的情况， current source或者Res
可以作为LNA load，因为可以节省一个inductor，很多die size.
cont
curren
what' |
|
m*****t
发帖数: 3477 | 23 做RFIC的，如果九年一个组不动，守着个high q inductor修修改改，也不奇怪。 |
|
ET
发帖数: 10701 | 24 听2009的吧。2009将得更好。
学ee240,一是一定要看书，2是要做题，3是要做project.
否则是看起来是啥都听过了，做起来啥都不行。
他的课围绕2个重点，一个是设计capacitive feedback OTA,是前半部分；后半部分是设
计 high speed serial links, 后面这部分更要做project.
而前半部分这个还要和ADC的一些理论联系起来（很少），虽然设计给的就是个ota, 但
这ota在adc里怎么用，就是adc的内容。
后面的high speed serial links涉及active inductor , high pass filter 和high s
peed comparator的设计，也挺烦 - 尽管设计中有些还是可以简化的。
你search :ee240 course project report, edaboard.com 2004有些report, 有个现在
在uiuc做faculty的中国人的report写得很好。
想要真理解gain-boosting, settling，还是需要自己做个design, 然后用test |
|
ET
发帖数: 10701 | 25 还是不明白。
我知道反馈回来用来比较的是电压，即使sense的是inductor上的current, 通过一个i-
v转换，将v做为error amplifier的输入，与verr比较，verr是vout和vref在voltage m
ode下产生的。
verr & current*R， 再和saw tooth waveform, 输入comparator, 从而控制switching
transistor? 这弄出的是啥？
还是verr & current*R， 先比，弄出个vcontrol, 不过这个是啥意义呢？如果不是个c
omparator, 剩下的vcontrol就和voltage mode一样，用sawtooth waveform去modulate
d pulse width.
current mode有几种方式，似乎。 peak current是一种.
控制duty cycle和频率。 |
|
S****e
发帖数: 1063 | 26 The voltage error amplifier outputs a current command, which is compared
against a monitored current. when the monitored current exceeds the command,
switching state changes.
take a buck converter for example, upper switch is turned on at fixed time
intervals (e.g by setting a latch). After it turns on, inductor current will
raise until it exceeds the current command (given by the voltage error
amplifier), and then the upper switch will turn off (e.g by resetting a
latch). The latch will be set |
|
ET
发帖数: 10701 | 27 这个是基于CCM的前提下吧？
如果是DCM呢？有区别吗？
还有就是current mode在duty cycle在》0.5的时候，inductor current会出现offset,
ic(t)不能成为其控制的threhold, 因而需要ic(t)的compensation, 来制造一个slope,
这个有啥简单的解释吗？
command,
will
the
controls |
|
ET
发帖数: 10701 | 28
alittle
form
on
switch
膙oltage ->current 这我明白，i->v转化下也行。
compensator不是ota这块我不明白。那能叫做compensator的ota吗？
你说这compensator的目的是driver the error为zero - error = vout - vref吧？
为zero 意味着ic(t) = 0? - 那这岂非就不是peak current mode control了？
本来我还觉得我明白点啥了，这下更不明白了。
还有d>0.5时，我知道会有current offset, 你也提到了，但是是啥cause这个offset呢
？ 因为imperfection of switches, inductor esr , etc. |
|
d****o
发帖数: 1112 | 29 你大概没做过电源吧
电源的功耗主要在FET, inductor上面 |
|
ET
发帖数: 10701 | 30 onchip也没有把inductor onchip的 （有，但很不实际） |
|
g******u
发帖数: 3060 | 31 there is no one-chip solution whatever topology you might use. You need
either bulky inductors or transformer. |
|
l****s
发帖数: 41 | 32 Voltage feedback经过处理之后去控制switch， plugged-in current control我觉得一两句话讲不清楚（我个人认为这个控制可以在有电压反馈控制的基础上帮助你更好的解决你在电流上遇到的问题）。在RW. Erickson的神作Fundamentals of Power Electronics里面12章里面有详细的讲解。
另外，我觉得这本书的控制这块讲的不错，可以帮助解答您对于控制上的一些疑惑。
如果执意用几个buck来搞的话，想集成到一个应该挺难的吧，我也是最近才听说有几个组在做能够集成到一个chip里面的inductor的。我觉得发paper应该没问题，要真正用起来应该还要些日子吧。
个人意见，各位请指教，勿喷， 哈哈。 |
|
g******u
发帖数: 3060 | 33 If they are electronically connected then it is 1/2.
But if coupled, then does not change. |
|
N*******g
发帖数: 1089 | 34 What do you mean by "electronically connected"?
Actually the coupled transformer's primary side has two pins connected to
Vin and Vsw of a chip of LT1961.... |
|
g******u
发帖数: 3060 | 35 this has nothing to do with parallel windings, it's the terminals that are
paralleled.
coupling is connection via magnetic path, not electronically connceted. |
|
p******h
发帖数: 577 | 36 If winded on the same leg of core, for example center leg, and the 100%
coupling can be assumed. Then it depends on whether it is coupling or
inverse coupling. If it is coupling, then the final inductance is same. If
it is inverse coupling, then ideally, the inductance becomes zero.
or
... |
|
N*******g
发帖数: 1089 | 37 Thanks you, gardenyu and pegasush
I am still confused with the difference between "coupling" and "
electronically connected". For the case I mentioned, I paralleled the two
single windings in the transformer as the primary side. Now the current goes
through these two paralleled windings. Are these two windings "coupled" or
electronically connected?
Why is the coupled windings' inductance kept same? |
|
g******u
发帖数: 3060 | 38 coupling是磁场偶合在一起，parallel connected是直接把两头接起来。这有什么不可
理解的呢？
goes
or |
|
N*******g
发帖数: 1089 | 39 两个电感并联起来没有耦合？ 为什么有磁场耦合的并联电感， 电感不变？ |
|
g******u
发帖数: 3060 | 40 并联怎么耦合? 耦合是磁路,不是电路.
如果耦合电感其中一个开路,那这个电感有什么用?当然不变. |
|
N*******g
发帖数: 1089 | 41 你开始就没有明白我的问题。 我有个变压器， 这个变压器有三匝线圈， 他们肯定是
耦合的， 现在我把两匝线圈“并联”起来， 通电， 做输入边，这就是你说的
electronically connected, 现在我的问题是， 这两个并联的线圈的电感有没有变化？ 如果没有， 为什么。 |
|
N*******g
发帖数: 1089 | 42 oh, understood. I made a mistake in my calculation.
thanks! |
|
m********e
发帖数: 585 | 43 It's easy: assume two equivalent batteries in parallel, the voltage is the
same as one battery. L*delta(I/2)/delta T *2 = L *deltaI/deltaT
or
... |
|
E*****a
发帖数: 757 | 44 并联的情况，和线粗一倍的情况，按说是一样的， inductance 按说不变的 |
|
I***a
发帖数: 174 | 45 匝比1：1的话方向没接反就是没变，应为你如果方向搞错了 你就把电路给短了。如果
没接错，绕圈数一样，gap一样，磁core一样，可能就少于几个百分点的变化吧，因为
两股parrelle的线之前有漏感，不过很小拉，你的K因该是90%以上吧，你用LT的应该没
有coupled L，不然被voltarra有专利，所以不会漏感太大。而且你Flyback的漏感大了
device的stress也大，或者snubber功耗大， 你那个算出来一半的L，忘记了两个线还
有coupling。这个一加就是L，一减就是0。
如果匝比不是1：1，是 n+1：1， 那你接反了的话，就是L*n^2/(n+1)^2. 那个共同的部
分就cancel掉了。
如果没接反的话，就相当于两个互感并联 (L+L/(n+1))//(L/(n+1)^2+L/(n+1)
). 记得一个参考公式：M=K*sqrt(L1*L2)。这里假设K=1了。不然就有漏感，会抵消一
点点。
or
... |
|
|
h**g
发帖数: 94 | 47 22.7 a 90% peak efficiency Single-inductor dual-output Buck-Boost 11:45 aM
converter with extended-pwM control
W. Xu1, Y. Li1, Z. Hong1, D. Killat2
1Fudan University, Shanghai, China
2Brandenburg University of Technology, Cottbus, Germany
By using the proposed extended-PWM control, the SIDO buck-boost converter
can automatically select operation mode and enable each output step down/up
conversion. The converter, implemented in 0.25μm CMOS, maintains a high
efficiency over 80% in wide output rang... 阅读全帖 |
|
b**********y
发帖数: 504 | 48 我觉得嘛，dc-dc这一块有很多重要的概念，像deadtime, loss mechanism, negative
inductor current，了解一下很有必要，比方说classD PA就很相似 |
|
gr
发帖数: 2958 | 49 你说的这些名词都什么意思啊？
deadtime，negative inductor current有啥特殊含义？
negative |
|
g****t
发帖数: 31659 | 50 co-ask
说的我好像重新迷惘了，回去看erikson的书了.......
你说的这些名词都什么意思啊？
deadtime，negative inductor current有啥特殊含义？
negative |
|
