ET
发帖数: 10701 | 1 varactor for the pmos in the pwell.
just search "cmos varactor"
poly -emitter vs. metalization? doesn't sound they are talking about the
same thing. What's the whole story? |
|
|
w*****n
发帖数: 27 | 3 我的想法是先plot I， 让后plot dv/dt，接着C=I/(dv/dt)，但感觉出来的图不大对劲。 |
|
b*********y
发帖数: 830 | 4 DC 扫描, dccap on,
cap(varactor_node)测出来是0
tsmc 90nm process, moscap_rf_nw.
这个也没法用lx18
谁知道怎么测 cv, 万分感谢. |
|
m*****t
发帖数: 3477 | 5 主要区别在于device model本身。RF model要求更精确的parasitic RLC一般要用s-
parameter analysis来做extraction。对于FET的gate resistance，noise,，sub-R-
net等方面比较侧重。很多特制器件(inductor,varactor etc）model不scalable,一般采
用macro-model。如果RF device是III-V的，那么有专用的model来表征。
通用的analog/mixed-signal model注重基本DC，CV特征。对matching,monte-carlo，
leakage，tempCO及device linearity等feature要求高。Model一般采用compact(HV的
除外)，大多scalable。一般model corner会wider（比digital窄），便于IP reuse.
PDK本身自然也有差别，design rule, pcell spacing等等。
charaterization上其实区别可能最大，不是几句话能说清楚的。
如果你是PD... 阅读全帖 |
|
