z*b 发帖数: 7 | 1 与哪些因素有关?如果考虑大信号的情况下?带宽?RC时间常数? |
j***j 发帖数: 324 | 2 外部rising time 的delay 主要是跟RC 有关。
内部的propagation delay 应该是由带宽决定吧。不过实质上我觉得还是由内部的RC
时间常熟&电流的drive ability 决定的。
btw:插一个问题,design very high speed comparator 时候, layout 如果不好,
会有self-oscillation,怎么减小这个问题呢?增大hysteresis 有用么??
【在 z*b 的大作中提到】 : 与哪些因素有关?如果考虑大信号的情况下?带宽?RC时间常数?
|
z*b 发帖数: 7 | 3 self-oscillation是不是与noise和offset有关呢?
【在 j***j 的大作中提到】 : 外部rising time 的delay 主要是跟RC 有关。 : 内部的propagation delay 应该是由带宽决定吧。不过实质上我觉得还是由内部的RC : 时间常熟&电流的drive ability 决定的。 : btw:插一个问题,design very high speed comparator 时候, layout 如果不好, : 会有self-oscillation,怎么减小这个问题呢?增大hysteresis 有用么??
|
T******n 发帖数: 3180 | 4 没怎么看懂
~~~~~
~~~~~
~~~~~~~ ~~~~~~~~~~~
这几个不是一回事儿吗?
【在 j***j 的大作中提到】 : 外部rising time 的delay 主要是跟RC 有关。 : 内部的propagation delay 应该是由带宽决定吧。不过实质上我觉得还是由内部的RC : 时间常熟&电流的drive ability 决定的。 : btw:插一个问题,design very high speed comparator 时候, layout 如果不好, : 会有self-oscillation,怎么减小这个问题呢?增大hysteresis 有用么??
|
f*****0 发帖数: 489 | 5 oscillation usually comes from straigh capacitance / inductance.
they are hard to get rid of and there is no practical way to find a general
solution. layout is absolutely the key.
if you are producing mhz+ comparators, try to use current transmission
rather than voltage transmission. |
p******h 发帖数: 577 | 6 他的意思是,一个comparator,内部有parasitic resistance ,capacitance, and
inductance. But from outside, there also has some c and L from outer circuit
. Maybe the time constant of these two are different. So they major
determine different aspects of a comparator.
【在 T******n 的大作中提到】 : 没怎么看懂 : : ~~~~~ : ~~~~~ : ~~~~~~~ ~~~~~~~~~~~ : 这几个不是一回事儿吗?
|
f*****0 发帖数: 489 | 7 is he talking about discrete comparators? that would be a totally different
ball game. |