TI 定点DSP - EE版 - 未名存档

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - TI 定点DSP

相关主题
● 新手请教几个FPGA的问题	● 有没有在Xilinx工作的前辈
● 这个方向怎么样	● 谁有介绍"加减乘除"硬件实现原理的资料?
● 有没有 Wireless Baseband Processing的开发评估板或Testbed	● fpga, 请高手赐教
● Xilinx summer intership	● 问个VERILOG的问题
● 求大boston地区的EE system/application engineer内推	● 请教如何做FPGA的门级功耗估计？
● 请教一个电路设计的问题	● Top 25 Fabless Semiconductor Companies
● 求助：verilog的modulus operator	● 请教Verilog 实现SPI的问题
● [求助]关于readback在spartan3 FPGA的实现	● 请教xilinx 问题: 怎样 integrate ISE and EDK project

相关话题的讨论汇总
话题: ti话题: 定点话题: dsp

进入EE版参与讨论

1

(共1页)

d**s 发帖数: 65	1 TI提供浮点到定点的自动转换吗？就是有，是不是效果也不好？在工业界一般是怎么操作的？新手很容易上手吗？谢谢
l***g 发帖数: 1035	2 matlab has toolbox to do that 【在 d**s 的大作中提到】 : TI提供浮点到定点的自动转换吗？ : 就是有，是不是效果也不好？ : 在工业界一般是怎么操作的？ : 新手很容易上手吗？ : 谢谢
l*****x 发帖数: 3431	3 这个难度不大，Xilinx FPGA就能提供提供定点和浮点之间相互转换的IPcore，不需要专门去买【在 d**s 的大作中提到】 : TI提供浮点到定点的自动转换吗？ : 就是有，是不是效果也不好？ : 在工业界一般是怎么操作的？ : 新手很容易上手吗？ : 谢谢

1

(共1页)

进入EE版参与讨论

相关主题
● 请教xilinx 问题: 怎样 integrate ISE and EDK project	● 求大boston地区的EE system/application engineer内推
● 高手点解：如何从matlab生成hdl文件？	● 请教一个电路设计的问题
● 几个EE职位（1）	● 求助：verilog的modulus operator
● FPGA能否通过控制电压或者运行模式节省能耗	● [求助]关于readback在spartan3 FPGA的实现
● 新手请教几个FPGA的问题	● 有没有在Xilinx工作的前辈
● 这个方向怎么样	● 谁有介绍"加减乘除"硬件实现原理的资料?
● 有没有 Wireless Baseband Processing的开发评估板或Testbed	● fpga, 请高手赐教
● Xilinx summer intership	● 问个VERILOG的问题

相关话题的讨论汇总
话题: ti话题: 定点话题: dsp

未名新帖统计// 7月16日

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

* 这里只显示发帖超过25的版面，努力灌水吧:-)