ET
发帖数: 10701 | 1 mos switch - 假设就是一个nmos, drive 一个cap.
据说，如果bandwidth & resoution给定，那么这个mos switch是确定的， 为啥？当然
，input signal, clock frequency 也是给定的。
1. drive的cap是给定，通过bandwidth， 可以算出Ron, 如果选择最小channel length
, 那么W的确是可以算出来。实际中是这么算的吗？
2. cap 没给定的话，给了bandwith & resolution, 那么这个cap & transistor size怎
么算？
3. 这个clock frequency有啥讲究吗？ 到底应该clock在哪里？ |
s*****o
发帖数: 22187 | 2 我觉得：
1.switch应该越小越好，一间小parasitic cap，以及charge injection之类的效应。
2.cap越小，settle time越小，但mismatch，charge injection, parasitic of
switch影响越大，这样就影响了resolution。应该是tradeoff，需要iteration。
3.clock frequency就是sample frequency吧，不过是ADC，要有nonoverlap clocks.
length
size怎
【在 ET 的大作中提到】
: mos switch - 假设就是一个nmos, drive 一个cap.
: 据说，如果bandwidth & resoution给定，那么这个mos switch是确定的， 为啥？当然
: ，input signal, clock frequency 也是给定的。
: 1. drive的cap是给定，通过bandwidth， 可以算出Ron, 如果选择最小channel length
: , 那么W的确是可以算出来。实际中是这么算的吗？
: 2. cap 没给定的话，给了bandwith & resolution, 那么这个cap & transistor size怎
: 么算？
: 3. 这个clock frequency有啥讲究吗？ 到底应该clock在哪里？
|
ET
发帖数: 10701 | 3 第一，这是定性描述, 还是没法着手。到底有啥计算办法没？
比如，我给了signal frequency, 那么sample/hold的这个RC的bw = 1/RC
R = Ron
显然如果signal frequency 高，RC 都必须小，或者2者中一个小。R小就要W/L 大； 大
的W/L就会带来precision的问题，
(1)clock feedthrough , related to Cov=w*Lov*Cov
delta v = Vck WCov/(WCov+Ch)
(2)charge injection, delta V = wl*cox(vdd-vin-vth)/2*C,
这里就给了w & c的limitation.
(3) sqrt(kt/c)
写到这，我想起来了点了。
hold cap 应该由给定的dynamic range spec.来确定 - 这样得出一个C.
由C在来计算Ron, 然后确定switch size.
剩下的就是优化。。
【在 s*****o 的大作中提到】
: 我觉得：
: 1.switch应该越小越好，一间小parasitic cap，以及charge injection之类的效应。
: 2.cap越小，settle time越小，但mismatch，charge injection, parasitic of
: switch影响越大，这样就影响了resolution。应该是tradeoff，需要iteration。
: 3.clock frequency就是sample frequency吧，不过是ADC，要有nonoverlap clocks.
:
: length
: size怎
|
ET
发帖数: 10701 | 4 clock frequency是 sampling frequency,
它的大小是怎么定的，就是和signal frequency 一样。
不过写到这，我又想起来，因为有个oversampling一说。
所以这个clock frequency也是有讲究的。。
【在 s*****o 的大作中提到】
: 我觉得：
: 1.switch应该越小越好，一间小parasitic cap，以及charge injection之类的效应。
: 2.cap越小，settle time越小，但mismatch，charge injection, parasitic of
: switch影响越大，这样就影响了resolution。应该是tradeoff，需要iteration。
: 3.clock frequency就是sample frequency吧，不过是ADC，要有nonoverlap clocks.
:
: length
: size怎
|
s*******y
发帖数: 4173 | 5 基于我的理解，switch 都是用最小的channel
length的。
管子的尺寸主要决定于对开关的等效电阻，
有时为了降低电阻，要用 bootstrap 把clock
的电压倍上去。
length
size怎
【在 ET 的大作中提到】
: mos switch - 假设就是一个nmos, drive 一个cap.
: 据说，如果bandwidth & resoution给定，那么这个mos switch是确定的， 为啥？当然
: ，input signal, clock frequency 也是给定的。
: 1. drive的cap是给定，通过bandwidth， 可以算出Ron, 如果选择最小channel length
: , 那么W的确是可以算出来。实际中是这么算的吗？
: 2. cap 没给定的话，给了bandwith & resolution, 那么这个cap & transistor size怎
: 么算？
: 3. 这个clock frequency有啥讲究吗？ 到底应该clock在哪里？
|
j*****e
发帖数: 38 | 6 俺感觉cap大小主要根据kt/c noise定吧
resolution决定noise |
l****o
发帖数: 184 | 7 I think it is a very interesting topic, I was having the same question when
design S/H circuit. look forward to more detail answers.:) |
c****s
发帖数: 2487 | 8 resolution的noise floor往往在thermal+flicker之下
【在 j*****e 的大作中提到】
: 俺感觉cap大小主要根据kt/c noise定吧
: resolution决定noise
|
j*****e
发帖数: 38 | 9 不太懂。。。啥意思？
是说之上么？
【在 c****s 的大作中提到】
: resolution的noise floor往往在thermal+flicker之下
|
c****s
发帖数: 2487 | 10 我意思是说thermal+flicker更dominant
【在 j*****e 的大作中提到】
: 不太懂。。。啥意思？
: 是说之上么？
|
ET
发帖数: 10701 | 11 cap大小由dynamic range 来确定，当然，dr的分母就是kt/c项。
resolution决定dc gain， opamp的gain.
【在 j*****e 的大作中提到】
: 俺感觉cap大小主要根据kt/c noise定吧
: resolution决定noise
|
ET
发帖数: 10701 | 12 基本上是从spec出发来确定cap.大小。
考虑一个inverter config. opamp. 有source cap, 有feedback cap.
source cap就是sample -hold那个hold cap.
当然，这个还需要确定一个load cap. 这样才能meet DR的要求。
source cap (hold cap)也是从dynamic range的要求来设定的。
知道hold cap, 就能确定switch的size了，我之前也提到的。
这个顺序是我近期才想明白的。
when
【在 l****o 的大作中提到】
: I think it is a very interesting topic, I was having the same question when
: design S/H circuit. look forward to more detail answers.:)
|
l****o
发帖数: 184 | 13 Again, ee240 has a design example lecture which talks about this. But never
mention the size of the switch.I think the speed of mos switch and related
cap should be much larger than the total bandwidth |
