l****o 发帖数: 184 | 1 都知道在Gain boosted amplifier里面有个doublet, 其中zero在unity gain
frequency of additional amplifier, 但是其中的pole在哪里呢?如果是在output of
additional amplifier,那么这两个pole 和zero距离不是很大么? 不太明白。 |
ET 发帖数: 10701 | 2 要数学的回答这个问题,还是需要写出v(out)/v(in)的transfer function的。
我晚上回去能画画。
of
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 都知道在Gain boosted amplifier里面有个doublet, 其中zero在unity gain : frequency of additional amplifier, 但是其中的pole在哪里呢?如果是在output of : additional amplifier,那么这两个pole 和zero距离不是很大么? 不太明白。
|
l****o 发帖数: 184 | 3 you can find the transfer function in "improved synthesis of gain boosted
regulated cascode CMOS stage using symbolic analysis and gm/ID methodology"
Very complicated including all the capacitors.
But intuitively, the first non-dominate pole is due to the output impedance
of the additional amplifier, right?
Another question is, is the output impedance of the additional amplifier
affected by the negative loop? |
ET 发帖数: 10701 | 4 你不需要包括所有的parasitic caps. 就把output “cload”, drain terminal cap,
"c1" of input transistor, and output cap, "Cc" of auxuliary amplifier 放那。
当然,在设计中Cc 的大小比较关键。这样才能保证 w(dominat)
nt 去加速setting.
gm/Id是个design methodology, 理解这个未必需要懂这个。
btw, gm/Id方法真得很好用。
第2,feedback loop对分析这里的pole/zero很关键。
从本质上,gain-boosted amplifier 展现的是single-pole roll-off characteristic
,所以它的stability不是个大问题。他的主要问题是setting time/error - 对大信号而
言。
"
impedance
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : you can find the transfer function in "improved synthesis of gain boosted : regulated cascode CMOS stage using symbolic analysis and gm/ID methodology" : Very complicated including all the capacitors. : But intuitively, the first non-dominate pole is due to the output impedance : of the additional amplifier, right? : Another question is, is the output impedance of the additional amplifier : affected by the negative loop?
|
l****o 发帖数: 184 | 5 The requirement in the original paper is w(closed loop -3dB frequency)
zero)
it is mentioned that the pole zero doublet should be pushed to even higher
frequency which is equal to the non-dominate pole.
As for the feedback loop,as long as you keep it as a one pole system, it
will not be that a big problem.
My question is which node contributes to the pole in the doublet if we only
see from the schematic.:)
那。
domina
charac
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 你不需要包括所有的parasitic caps. 就把output “cload”, drain terminal cap, : "c1" of input transistor, and output cap, "Cc" of auxuliary amplifier 放那。 : 当然,在设计中Cc 的大小比较关键。这样才能保证 w(dominat): nt 去加速setting. : gm/Id是个design methodology, 理解这个未必需要懂这个。 : btw, gm/Id方法真得很好用。 : 第2,feedback loop对分析这里的pole/zero很关键。 : 从本质上,gain-boosted amplifier 展现的是single-pole roll-off characteristic : ,所以它的stability不是个大问题。他的主要问题是setting time/error - 对大信号而 : 言。
|
s*******y 发帖数: 4173 | 6 This is very complicated. You'd better read some
papers.
of
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 都知道在Gain boosted amplifier里面有个doublet, 其中zero在unity gain : frequency of additional amplifier, 但是其中的pole在哪里呢?如果是在output of : additional amplifier,那么这两个pole 和zero距离不是很大么? 不太明白。
|
ET 发帖数: 10701 | 7 既然叫做pole zero doublets, 自然都是auxuliary amplifer带来的,哈哈。
都是gm3/c3 - gm3 - 是boosting amplifier's , c3 - 是output of boosting amplif
iers.
2nd pole - first no-domiant pole是cascode transistor的source (input amplifie
r's drain),那里是gm2/c2 - c2是这点的caps.
btw, transfer function is H(s) = term1* term2
term1 = gm1/sc2
term2 = (1+s*gm3/c3)/(s^2*A+s*gm3/c3+1)
A =c1c3/(gm2*gm3)
intutively 看不是万能的,至少我没这本事。 画画small signal有些时候还是很有用
的。想你给的这个结构,从boosting amplifier的output断开feedback就行。
但如何intutively interpret的transfer fu
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : The requirement in the original paper is w(closed loop -3dB frequency): zero): it is mentioned that the pole zero doublet should be pushed to even higher : frequency which is equal to the non-dominate pole. : As for the feedback loop,as long as you keep it as a one pole system, it : will not be that a big problem. : My question is which node contributes to the pole in the doublet if we only : see from the schematic.:) : : 那。
|
s*****o 发帖数: 22187 | 8 不得不赞学习精神先,我明天有空也好好学习一下:)
amplif
amplifie
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 既然叫做pole zero doublets, 自然都是auxuliary amplifer带来的,哈哈。 : 都是gm3/c3 - gm3 - 是boosting amplifier's , c3 - 是output of boosting amplif : iers. : 2nd pole - first no-domiant pole是cascode transistor的source (input amplifie : r's drain),那里是gm2/c2 - c2是这点的caps. : btw, transfer function is H(s) = term1* term2 : term1 = gm1/sc2 : term2 = (1+s*gm3/c3)/(s^2*A+s*gm3/c3+1) : A =c1c3/(gm2*gm3) : intutively 看不是万能的,至少我没这本事。 画画small signal有些时候还是很有用
|
h********t 发帖数: 555 | 9 答案很简单,你这里的主放大器是开环运行,其实根本就没有doublet的问题。
当然99%的情况下,主放大器将用于闭环运行。 在很多情况下,比如开关电容电路,反馈控制回路,通常希望 放大器能够快速 settle. doublet 会影响反馈系统的settling time.
doublet 是指 环路增益 (overall amplifier feedback loop gain) 的 零点和极点。零点当然来自于辅助放大器的 unit gain frequency。 极点 = Beta* gm1/CLoad
Beta 是主放大器用于闭环运行情况下的反馈系数。
具体设计,建议让辅助放大器的 unit gain frequency 不小于 2* Beta* gm1/CLoad
of
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 都知道在Gain boosted amplifier里面有个doublet, 其中zero在unity gain : frequency of additional amplifier, 但是其中的pole在哪里呢?如果是在output of : additional amplifier,那么这两个pole 和zero距离不是很大么? 不太明白。
|
l****o 发帖数: 184 | 10 首先谢谢回答得这么仔细,赞一下学习精神:)
关于transfer function 我是这么推导的,见附图
Gain boosted amplifier在这里的作用就是把gm2提高了(AGE+1)倍
所以在表达式中与普通cascode 不同的地方就是多了一个(AGE(S)+1)
这个+1的部分就create another zero, 但是这个transfer function所表示出来的
Non-dominate poles 分别是the output of the gain boosted amplifier(V2)和node
v1,
这就与另外一个pole需要和zero在一起的假设相矛盾。
我不太明白我这样推倒错在什么地方,我分别看了2002年的一篇tcas 和berkeley的
lecture video,
都有相似的结果。
至于我说把gm3/c3 push到high frequency上面,这个当然要具体问题具体分析,越往
外推越好。
再次感谢帮我解答问题,,:)
amplif
amplifie
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 既然叫做pole zero doublets, 自然都是auxuliary amplifer带来的,哈哈。 : 都是gm3/c3 - gm3 - 是boosting amplifier's , c3 - 是output of boosting amplif : iers. : 2nd pole - first no-domiant pole是cascode transistor的source (input amplifie : r's drain),那里是gm2/c2 - c2是这点的caps. : btw, transfer function is H(s) = term1* term2 : term1 = gm1/sc2 : term2 = (1+s*gm3/c3)/(s^2*A+s*gm3/c3+1) : A =c1c3/(gm2*gm3) : intutively 看不是万能的,至少我没这本事。 画画small signal有些时候还是很有用
|
|
|
l****o 发帖数: 184 | 11 忘记加图片了
。。
amplif
amplifie
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 既然叫做pole zero doublets, 自然都是auxuliary amplifer带来的,哈哈。 : 都是gm3/c3 - gm3 - 是boosting amplifier's , c3 - 是output of boosting amplif : iers. : 2nd pole - first no-domiant pole是cascode transistor的source (input amplifie : r's drain),那里是gm2/c2 - c2是这点的caps. : btw, transfer function is H(s) = term1* term2 : term1 = gm1/sc2 : term2 = (1+s*gm3/c3)/(s^2*A+s*gm3/c3+1) : A =c1c3/(gm2*gm3) : intutively 看不是万能的,至少我没这本事。 画画small signal有些时候还是很有用
|
l****o 发帖数: 184 | 12 Very good point!
但是在output node of additional amplifier是不是会有一个pole呢?这个pole应该
会在closed loop -3dB frequency之内吧?
反馈控制回路,通常希望 放大器能够快速 settle. doublet 会影响反馈系统的
settling time.
。零点当然来自于辅助放大器的 unit gain frequency。 极点 = Beta* gm1/CLoad
【在 h********t 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 答案很简单,你这里的主放大器是开环运行,其实根本就没有doublet的问题。 : 当然99%的情况下,主放大器将用于闭环运行。 在很多情况下,比如开关电容电路,反馈控制回路,通常希望 放大器能够快速 settle. doublet 会影响反馈系统的settling time. : doublet 是指 环路增益 (overall amplifier feedback loop gain) 的 零点和极点。零点当然来自于辅助放大器的 unit gain frequency。 极点 = Beta* gm1/CLoad : Beta 是主放大器用于闭环运行情况下的反馈系数。 : 具体设计,建议让辅助放大器的 unit gain frequency 不小于 2* Beta* gm1/CLoad : : of
|
ET 发帖数: 10701 | 13 这里的一个重要区别是考虑high frequency, capacitive load
要看impedance,而不只是低频下的resistance.然后用 r*c来近似一个pole.
实际上,也可以假设output resistance 很大,无穷来简化。
你是从vin->vout ,在m3 的gate端的断开的吗?
比如你的boosting amplifier,有Gm, smallest Rout & infinite Rin , ideal opamp
.
从vin, 在m1的输出有 v2, v2=gm1*vin/sc1, 可以画一个current source:gm1*vin //
c1
v2控制boosting amplifier & cascode amplifier
boosting amplifier, 可以画成gm3*v2 //c3, 它有输出电压:v4=gm3*v2/sc3
再看cascode transistor, 它的current source是gm2*vgs , here vgs=v4-v2, 这个cu
rrent source // c3
所以,vout=
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 首先谢谢回答得这么仔细,赞一下学习精神:) : 关于transfer function 我是这么推导的,见附图 : Gain boosted amplifier在这里的作用就是把gm2提高了(AGE+1)倍 : 所以在表达式中与普通cascode 不同的地方就是多了一个(AGE(S)+1) : 这个+1的部分就create another zero, 但是这个transfer function所表示出来的 : Non-dominate poles 分别是the output of the gain boosted amplifier(V2)和node : v1, : 这就与另外一个pole需要和zero在一起的假设相矛盾。 : 我不太明白我这样推倒错在什么地方,我分别看了2002年的一篇tcas 和berkeley的 : lecture video,
|
ET 发帖数: 10701 | 14
反馈控制回路,通常希望 放大器能够快速 settle. doublet 会影响反馈系统的
settling time.
。零点当然来自于辅助放大器的 unit gain frequency。 极点 = Beta* gm1/CLoad
而gain-boosting structure本来就是feedback 系统。
2-stage amplifier,用zero去cancel non-domaint pole,如果不能完全cancel,也算
一个doublet.
正因为cancel了,loop transfer function才看起来是single-pole roll off.
doublets的影响的确是在接成feedback(unite gain opamp)产生的。 建议让辅助放大
器的 unit gain frequency 不小于 2* Beta* gm1/CLoad
【在 h********t 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 答案很简单,你这里的主放大器是开环运行,其实根本就没有doublet的问题。 : 当然99%的情况下,主放大器将用于闭环运行。 在很多情况下,比如开关电容电路,反馈控制回路,通常希望 放大器能够快速 settle. doublet 会影响反馈系统的settling time. : doublet 是指 环路增益 (overall amplifier feedback loop gain) 的 零点和极点。零点当然来自于辅助放大器的 unit gain frequency。 极点 = Beta* gm1/CLoad : Beta 是主放大器用于闭环运行情况下的反馈系数。 : 具体设计,建议让辅助放大器的 unit gain frequency 不小于 2* Beta* gm1/CLoad : : of
|
ET 发帖数: 10701 | 15 credit to:
razavi's book :
opamp 一章
stabiligy response 最有一道problem
还有berkeley ee240 讲义。
我只是copy & paste (kind of)
珍惜生命,原理analog...
opamp
/
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 这里的一个重要区别是考虑high frequency, capacitive load : 要看impedance,而不只是低频下的resistance.然后用 r*c来近似一个pole. : 实际上,也可以假设output resistance 很大,无穷来简化。 : 你是从vin->vout ,在m3 的gate端的断开的吗? : 比如你的boosting amplifier,有Gm, smallest Rout & infinite Rin , ideal opamp : . : 从vin, 在m1的输出有 v2, v2=gm1*vin/sc1, 可以画一个current source:gm1*vin // : c1 : v2控制boosting amplifier & cascode amplifier : boosting amplifier, 可以画成gm3*v2 //c3, 它有输出电压:v4=gm3*v2/sc3
|
l****o 发帖数: 184 | 16 这个计算transfer function的方法确实不错,简化了不少,只是如果把output
resistance全部省略,会不会对最后的gain计算会有影响?
Additional amplifier确实只是boost the output impedance,,整个amplifer得gm 还
是约等于gm1,但是你如果计算一下the impedance @V1, 你会发现V1 is voltage
sampled, and the impedance is
1/(gm2*(AGE+1)),
当然在那么高的frequency,AGE早就消失了。
换个角度来说,GE amplifier的作用就是keep the drain of bottom transistor more
constant.当然相对来说,the impedance at V1 is smaller.
不知道这样的说法对不对
opamp
/
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 这里的一个重要区别是考虑high frequency, capacitive load : 要看impedance,而不只是低频下的resistance.然后用 r*c来近似一个pole. : 实际上,也可以假设output resistance 很大,无穷来简化。 : 你是从vin->vout ,在m3 的gate端的断开的吗? : 比如你的boosting amplifier,有Gm, smallest Rout & infinite Rin , ideal opamp : . : 从vin, 在m1的输出有 v2, v2=gm1*vin/sc1, 可以画一个current source:gm1*vin // : c1 : v2控制boosting amplifier & cascode amplifier : boosting amplifier, 可以画成gm3*v2 //c3, 它有输出电压:v4=gm3*v2/sc3
|
l****o 发帖数: 184 | 17 I am also watching ucb ee240,在2007年leture 08里面 Dr.Alon 讲了不少关于gain
boosted amplifier的知识。
ee240确实不错啊,,埃,,可惜进不了berkeley
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : credit to: : razavi's book : : opamp 一章 : stabiligy response 最有一道problem : 还有berkeley ee240 讲义。 : 我只是copy & paste (kind of) : 珍惜生命,原理analog... : : opamp : /
|
ET 发帖数: 10701 | 18 听2009的吧。2009将得更好。
学ee240,一是一定要看书,2是要做题,3是要做project.
否则是看起来是啥都听过了,做起来啥都不行。
他的课围绕2个重点,一个是设计capacitive feedback OTA,是前半部分;后半部分是设
计 high speed serial links, 后面这部分更要做project.
而前半部分这个还要和ADC的一些理论联系起来(很少),虽然设计给的就是个ota, 但
这ota在adc里怎么用,就是adc的内容。
后面的high speed serial links涉及active inductor , high pass filter 和high s
peed comparator的设计,也挺烦 - 尽管设计中有些还是可以简化的。
你search :ee240 course project report, edaboard.com 2004有些report, 有个现在
在uiuc做faculty的中国人的report写得很好。
想要真理解gain-boosting, settling,还是需要自己做个design, 然后用test
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : I am also watching ucb ee240,在2007年leture 08里面 Dr.Alon 讲了不少关于gain : boosted amplifier的知识。 : ee240确实不错啊,,埃,,可惜进不了berkeley
|
s*****o 发帖数: 22187 | 19 为什么cascode要画成gm2(v4-v2)//c3呢?c3不是cascode的gate吗?为什么不是//
cload? |
l****o 发帖数: 184 | 20 yeah, I have implemented an OTA using gain boosting, and met no problem
during the simulation. I have not got the chip back yet,,hope I can know
more when really testing the chip.
是设
s
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 听2009的吧。2009将得更好。 : 学ee240,一是一定要看书,2是要做题,3是要做project. : 否则是看起来是啥都听过了,做起来啥都不行。 : 他的课围绕2个重点,一个是设计capacitive feedback OTA,是前半部分;后半部分是设 : 计 high speed serial links, 后面这部分更要做project. : 而前半部分这个还要和ADC的一些理论联系起来(很少),虽然设计给的就是个ota, 但 : 这ota在adc里怎么用,就是adc的内容。 : 后面的high speed serial links涉及active inductor , high pass filter 和high s : peed comparator的设计,也挺烦 - 尽管设计中有些还是可以简化的。 : 你search :ee240 course project report, edaboard.com 2004有些report, 有个现在
|
|
|
ET 发帖数: 10701 | 21 cload..cload..
【在 s*****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 为什么cascode要画成gm2(v4-v2)//c3呢?c3不是cascode的gate吗?为什么不是// : cload?
|
ET 发帖数: 10701 | 22 你的design 啥specs呀?
啥technology node?
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : yeah, I have implemented an OTA using gain boosting, and met no problem : during the simulation. I have not got the chip back yet,,hope I can know : more when really testing the chip. : : 是设 : s
|
s*****o 发帖数: 22187 | 23 你这个简化方法太强大了,多谢:)
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : cload..cload..
|
ET 发帖数: 10701 | 24 要不要告诉你一个intuitively看的办法,
用current divider between m1 & m2来看transfer function?
【在 s*****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 你这个简化方法太强大了,多谢:)
|
s*****o 发帖数: 22187 | 25 展开说说?
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 要不要告诉你一个intuitively看的办法, : 用current divider between m1 & m2来看transfer function?
|
c**********d 发帖数: 39 | 26 可以去看一下这篇论文:A Fast-Settling CMOS Op Amp for SC Circuits with 90-dB
DC Gain KLAAS BULT AND GOVERT J. G. M. GEELEN |
l****o 发帖数: 184 | 27 一个8bit 20MHz 的pipeline adc,
就是一个课程的final project,当然是免费的0.5um拉,,
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 你的design 啥specs呀? : 啥technology node?
|
l****o 发帖数: 184 | 28 同求~,,
还想问一下,你那种transfer function的方法,如果忽略node impedance,那如何看
pole呢?
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 要不要告诉你一个intuitively看的办法, : 用current divider between m1 & m2来看transfer function?
|
l****o 发帖数: 184 | 29 恩 这个就是我最开始看的论文,可是这个里面没有具体的transfer function, 这个论
文10年以后又出来了两篇,讲improved design的,里面提到了transfer function, 相
当复杂。
dB
【在 c**********d 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 可以去看一下这篇论文:A Fast-Settling CMOS Op Amp for SC Circuits with 90-dB : DC Gain KLAAS BULT AND GOVERT J. G. M. GEELEN
|
ET 发帖数: 10701 | 30 没些setting time, settling error, dynamic range, output swing等这些spec?
8-bit,0.5um 不用gain-boosting, 应该也能做到呀。
0.5um intrinsc gain也有100吧了,cascode 1-2次那就是上万了。
除非是low voltage 应用。vdd是多少?
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 一个8bit 20MHz 的pipeline adc, : 就是一个课程的final project,当然是免费的0.5um拉,,
|
|
|
ET 发帖数: 10701 | 31 也要写出small signal model, 从m1的drain 向上看,和向下看impedance, current就
在这2个transistor分配,最终倒出v(out)/vin。
方法基本是一样的,就是思路有所不同。
忽略node impedance? 你是说把cap也省了,那就是标准的small signal model了。
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 同求~,, : 还想问一下,你那种transfer function的方法,如果忽略node impedance,那如何看 : pole呢?
|
l****o 发帖数: 184 | 32 嗯, settling time, error啥的都是根据adc要求来算的,貌似settling time <25ns,
error <1/2^9
实话说,我当时over design了,估计9,10bit, 30MHz也没有问题。当然over design
坏处多多,,当时电路设计经验不多,也没有太多意识到。
Vdd=5V, 因为用fully differential in/out,所以output swing 应该不是问题。
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 没些setting time, settling error, dynamic range, output swing等这些spec? : 8-bit,0.5um 不用gain-boosting, 应该也能做到呀。 : 0.5um intrinsc gain也有100吧了,cascode 1-2次那就是上万了。 : 除非是low voltage 应用。vdd是多少?
|
l****o 发帖数: 184 | 33 这种方法那本书上有具体的解释?
我说忽略node impedance意思是,我看你的transfer function 里面没有ro1,ro2之类
的,,这样的话 就不能看pole了吧?
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 也要写出small signal model, 从m1的drain 向上看,和向下看impedance, current就 : 在这2个transistor分配,最终倒出v(out)/vin。 : 方法基本是一样的,就是思路有所不同。 : 忽略node impedance? 你是说把cap也省了,那就是标准的small signal model了。
|
ET 发帖数: 10701 | 34 没事。练手就该找难的练。
虽然不work的可能性也挺大。
回头移到90nm或更低了,会这个还是很有优势的。
gain-boosting的biasing network其实很麻烦,biasing main op-amp, biasing boost
ing amplifier. 一大堆transistors.
cmfb可能也是个问题。
你的main op-amp用的啥结构,telescopic 还是folded?
25ns,
design
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 嗯, settling time, error啥的都是根据adc要求来算的,貌似settling time <25ns, : error <1/2^9 : 实话说,我当时over design了,估计9,10bit, 30MHz也没有问题。当然over design : 坏处多多,,当时电路设计经验不多,也没有太多意识到。 : Vdd=5V, 因为用fully differential in/out,所以output swing 应该不是问题。
|
ET 发帖数: 10701 | 35 你search Alon 2010 ee240 homework 3's solution. all are over there. hhaa.....
你把C换成Z , z = ro//(1/sc)
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 这种方法那本书上有具体的解释? : 我说忽略node impedance意思是,我看你的transfer function 里面没有ro1,ro2之类 : 的,,这样的话 就不能看pole了吧?
|
l****o 发帖数: 184 | 36 我用的dynamic cmfb,loop stability应该不是问题。
main op amp 我用的就是普通的one stage OTA with four addition amplifier to
boost the output impedance,Dr.Baker书上的一个结构。
boost
【在 ET 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 没事。练手就该找难的练。 : 虽然不work的可能性也挺大。 : 回头移到90nm或更低了,会这个还是很有优势的。 : gain-boosting的biasing network其实很麻烦,biasing main op-amp, biasing boost : ing amplifier. 一大堆transistors. : cmfb可能也是个问题。 : 你的main op-amp用的啥结构,telescopic 还是folded? : : 25ns, : design
|
ET 发帖数: 10701 | 37 我都不知道啥叫dynamic cmfb, 似乎这玩意trade-off setting time.
fully-differential 的ota cmfb 我一直都不是很懂。
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : 我用的dynamic cmfb,loop stability应该不是问题。 : main op amp 我用的就是普通的one stage OTA with four addition amplifier to : boost the output impedance,Dr.Baker书上的一个结构。 : : boost
|
l****o 发帖数: 184 | 38 "Analysis of Switched-Capacitor Common-Mode Feedback Circuit"
is a paper talking about dynamic CMFB. Just FYI |
ET 发帖数: 10701 | 39 这个cmfb本身是用sc实现的,估计比ota design还复杂。。
cap sense or res sense就够了。
【在 l****o 的大作中提到】![](/moin_static193/solenoid/img/up.png) : "Analysis of Switched-Capacitor Common-Mode Feedback Circuit" : is a paper talking about dynamic CMFB. Just FYI
|