有人做过OUTPUT DRIVER (LVDS/CML)吗 - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - 有人做过OUTPUT DRIVER (LVDS/CML)吗

相关主题
● Virtex-6 FPGA lvds output	● 问几个IC physical design的问题
● LVDS和CML信号之间interfacing问题	● 请问：想做VLSI要学什么软件和语言啊
● 急！！信号问题！哪位大神能指点一下！	● 请教一个cadence问题
● 请问OrCAD和Allegro的区别	● 另外一个cadence里的plot的问题
● 普通的电线传输数字信号的最高频率是多少?	● cadence layout extraction 和schematic 相差过大的问题
● 请问高速CMOS分频电路设计	● CADENCE schematic /layout design中的callback
● 有了解injection lock的吗	● 请问这样的BJT在schematic 里的接法（附图）
● 问一个analog PWM系统问题，请大家指教	● 关于压控电流放大器的问题

相关话题的讨论汇总
话题: driver话题: lvds话题: cml

进入EE版参与讨论

(共1页)

g*****d
发帖数: 210

第一次做这方面的CIRCUIT
没什么经验
1GHZ .18um CMOS process
请问DESIGN的重点
是让所有DIFF PAIR 的vdsat做的越小越好吗(say 50mV)
还有pre driver 大小该如何决定
请推荐一下参考资料
有SCHEMATIC最好
thanks a lot..

(共1页)

进入EE版参与讨论

相关主题
● 关于压控电流放大器的问题	● 普通的电线传输数字信号的最高频率是多少?
● 土问 layout的一个问题	● 请问高速CMOS分频电路设计
● 有人熟CADENCE 的ICFB吗??	● 有了解injection lock的吗
● 请问输出eps格式图片的schematic软件？	● 问一个analog PWM系统问题，请大家指教
● Virtex-6 FPGA lvds output	● 问几个IC physical design的问题
● LVDS和CML信号之间interfacing问题	● 请问：想做VLSI要学什么软件和语言啊
● 急！！信号问题！哪位大神能指点一下！	● 请教一个cadence问题
● 请问OrCAD和Allegro的区别	● 另外一个cadence里的plot的问题

相关话题的讨论汇总
话题: driver话题: lvds话题: cml

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

boards

未名新帖统计// 7月16日

历史上的今天