由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - Design Compiler生成的.sdf文件interconnect delay都是0
相关主题
请大家推荐硬件方面的书和资料弱问Cu对Si的附着能力
Design Compiler QuestionHP Targets Silicon Photonics
Design Compiler综合FPGA问题FPGA question
Design Compiler clock tree综合求教像我这种背景去申请EE硕士,哪个方向会比较适合?
Design Compiler area 单位问题请问PCB上的光互联有前途吗?
谁帮我做做这个题,谢谢请问EE方向问题,谢谢
Re: 急问GB-IB INTERFACE!!!!求问研究方向的就业问题
Re: what's semiconductor packaging?请问Analog/Mixed Signal/Power Electronics比较有前途的研究方向
相关话题的讨论汇总
话题: delay话题: design话题: compiler话题: sdf
进入EE版参与讨论
1 (共1页)
I***a
发帖数: 704
1
Design Compiler生成的.sdf文件里所有的怎么interconnect delay都是0?
我用report_timing -nets命令发现所有的net delay都是0,为什么会这样呢?
是什么地方的设置有问题吗?
Thanks.
e****y
发帖数: 27
2
正常的。估计是你没有放wire load的model。
I***a
发帖数: 704
3
放了

【在 e****y 的大作中提到】
: 正常的。估计是你没有放wire load的model。
g*****h
发帖数: 81
4
Usually wire load model doesn't have resistance information.
The capacitive load effect of wire cap is part of the total cell delay.
The net delay accounts for resistive RC delay.
I'd say this is expected.

【在 I***a 的大作中提到】
: 放了
1 (共1页)
进入EE版参与讨论
相关主题
请问Analog/Mixed Signal/Power Electronics比较有前途的研究方向Design Compiler area 单位问题
(上海美资)验证的盛宴--(Staff/Senior)Verification Engineer, July.29更新谁帮我做做这个题,谢谢
跪求IEEE paper: Application of Design of Experiments methods to high-speed interconnect validationRe: 急问GB-IB INTERFACE!!!!
Need several reviewers for a VLSI conferenceRe: what's semiconductor packaging?
请大家推荐硬件方面的书和资料弱问Cu对Si的附着能力
Design Compiler QuestionHP Targets Silicon Photonics
Design Compiler综合FPGA问题FPGA question
Design Compiler clock tree综合求教像我这种背景去申请EE硕士,哪个方向会比较适合?
相关话题的讨论汇总
话题: delay话题: design话题: compiler话题: sdf