Xilinx ISE XST综合问题求教 - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - Xilinx ISE XST综合问题求教

相关主题
● 问个VERILOG的问题	● Xilinx summer intership
● 几个EE职位（1）	● 不知有没有谁用过ISE TCAD
● Vertex 5 的block RAM有谁用过吗？	● 请教一个电路设计的问题
● 谁有介绍"加减乘除"硬件实现原理的资料?	● TI 定点DSP
● 请教xilinx 问题: 怎样 integrate ISE and EDK project	● 求助：verilog的modulus operator
● Xillinx ISE 后仿真问题	● [求助]关于readback在spartan3 FPGA的实现
● 有谁用过Precision或者Synplify来综合FPGA的？	● [求助]请问有谁用过ISE里面的readback?
● 急问！！！有懂FPGA的高手吗？	● 有没有在Xilinx工作的前辈

相关话题的讨论汇总
话题: xst话题: ise话题: xilinx话题: synthesis话题: 代码

进入EE版参与讨论

(共1页)

I***a
发帖数: 704

我的代码用Quartus II的时候没有任何问题，synthesis和implementation都是成功的，
但是同样的代码在ISE XST synthesis的时候就有错误：
Xst:1706 - Unit : port of FF/Latch has no source
Xst:1847 - Design checking failed
而且这个错误无法解决，因为是什么原因都不知道，不是语法错。
请问有谁碰到过吗？谢谢

(共1页)

进入EE版参与讨论

相关主题
● 有没有在Xilinx工作的前辈	● 请教xilinx 问题: 怎样 integrate ISE and EDK project
● 请教大家一个VHDL和VERILOG的问题	● Xillinx ISE 后仿真问题
● fpga, 请高手赐教	● 有谁用过Precision或者Synplify来综合FPGA的？
● 弱问：device simulation有哪些软件啊	● 急问！！！有懂FPGA的高手吗？
● 问个VERILOG的问题	● Xilinx summer intership
● 几个EE职位（1）	● 不知有没有谁用过ISE TCAD
● Vertex 5 的block RAM有谁用过吗？	● 请教一个电路设计的问题
● 谁有介绍"加减乘除"硬件实现原理的资料?	● TI 定点DSP

相关话题的讨论汇总
话题: xst话题: ise话题: xilinx话题: synthesis话题: 代码

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

boards

未名新帖统计// 7月16日

历史上的今天