问个interview问题 - EE版 - 未名存档

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - 问个interview问题

相关主题
● 问个关于FIFO的问题	● 问一个面试问题？
● A question of a digital design	● 请教一个verilog code
● 有关Asynchronous FIFO和Dual port SRAM	● 请教两个synchronizer的问题
● 6T SRAM和10T SRAM的区别	● Design Compiler clock tree综合求教
● SRAM static noise margin	● 工作上不小心犯错了，不知道该怎么办
● A simple question about clock	● Intel says it fabricates SRAM using 0.09-mic
● Delay circuit in clock recovery from a Mancheter code	● Intel详谈45nm：原生四核再等下一代
● jitter 是咋 involve到max time的公式里面?	● 基本的半导体问题是应该在这个板问吗？

相关话题的讨论汇总
话题: memory话题: size话题: interview话题: 300mhz话题: 问个

进入EE版参与讨论

1

(共1页)

c*****t 发帖数: 69	1 interview的时候聊到以前做的一个项目，问我critical path是什么，我说是个第三方 IP，memory。然后被问到如果memory的clock是固定的（比如200MHz），怎么提高系统的clock rate(比如提到300MHz)。我说的解决方法是使用多个小的memory，因为size变小后频率会提高；要么就是用异步FIFO。可是对方似乎对这些答案不是很满意。不知道有没有知道更好的方法。谢谢！
s********k 发帖数: 6180	2 为啥memory size变小后频率变高？因为查询时间短了？【在 c*****t 的大作中提到】 : interview的时候聊到以前做的一个项目，问我critical path是什么，我说是个第三方 : IP，memory。然后被问到如果memory的clock是固定的（比如200MHz），怎么提高系统 : 的clock rate(比如提到300MHz)。我说的解决方法是使用多个小的memory，因为size变 : 小后频率会提高；要么就是用异步FIFO。可是对方似乎对这些答案不是很满意。不知道 : 有没有知道更好的方法。谢谢！
d******d 发帖数: 2210	3 如果是physical职位得答phase shift，跟useful skew差不多前端设计职位的话除了说要减少size，还得往memory architecture侃侃减少了size，得通过别的办法维持系统性能需要【在 c*****t 的大作中提到】 : interview的时候聊到以前做的一个项目，问我critical path是什么，我说是个第三方 : IP，memory。然后被问到如果memory的clock是固定的（比如200MHz），怎么提高系统 : 的clock rate(比如提到300MHz)。我说的解决方法是使用多个小的memory，因为size变 : 小后频率会提高；要么就是用异步FIFO。可是对方似乎对这些答案不是很满意。不知道 : 有没有知道更好的方法。谢谢！
c*****t 发帖数: 69	4 应该是由于查询时间短了吧。至少我用过的memory compiler，生成不同size的SRAM，最高频率和size是成反比的。【在 s********k 的大作中提到】 : 为啥memory size变小后频率变高？因为查询时间短了？
c*****t 发帖数: 69	5 是前段的职位。关于memory architecture，请问能否说的具体点？我能想到的方法无非是用并联多个小的memory，前面加上一个address decoder，decoder和memory之间加上pipeline。【在 d******d 的大作中提到】 : 如果是physical职位得答phase shift，跟useful skew差不多 : 前端设计职位的话除了说要减少size，还得往memory architecture侃侃 : 减少了size，得通过别的办法维持系统性能需要
g*****h 发帖数: 81	6 Double your memory size. 用两相时钟。都是150MHz，但是有half-cycle phase shift（相当于invert）。这样可以达到300MHz的throughput。【在 c*****t 的大作中提到】 : interview的时候聊到以前做的一个项目，问我critical path是什么，我说是个第三方 : IP，memory。然后被问到如果memory的clock是固定的（比如200MHz），怎么提高系统 : 的clock rate(比如提到300MHz)。我说的解决方法是使用多个小的memory，因为size变 : 小后频率会提高；要么就是用异步FIFO。可是对方似乎对这些答案不是很满意。不知道 : 有没有知道更好的方法。谢谢！

1

(共1页)

进入EE版参与讨论

相关主题
● 基本的半导体问题是应该在这个板问吗？	● SRAM static noise margin
● 弱弱的问下，这个传输方程怎么写	● A simple question about clock
● 版上有人搞NoC的吗？给描述一下前景！我挺看好的	● Delay circuit in clock recovery from a Mancheter code
● 也贴一个以前收集的EE面试题目模拟电路	● jitter 是咋 involve到max time的公式里面?
● 问个关于FIFO的问题	● 问一个面试问题？
● A question of a digital design	● 请教一个verilog code
● 有关Asynchronous FIFO和Dual port SRAM	● 请教两个synchronizer的问题
● 6T SRAM和10T SRAM的区别	● Design Compiler clock tree综合求教

相关话题的讨论汇总
话题: memory话题: size话题: interview话题: 300mhz话题: 问个

未名新帖统计// 7月16日

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

* 这里只显示发帖超过25的版面，努力灌水吧:-)