o********s
发帖数: 66 | 1 同样的待遇，同样的地点，公司级别也差不多，一般的半导体公司。
一个主要是computer architecture，比如设计MIPS的IP，用到的知识比较上层一些，面试问的主要是virtual memory, cache，pipeline和verilog的问题，感觉就是CPU的design和implementation，更偏implementation一些，但是以后应该可以去做design，我感觉有兴趣一点。
另一个面试问的基本都是电路的问题，也是前端的，但是都是触发器级的，比如说
setup time hold time， critical path的问题，也问了很多verilog的问题，还有一
些layout的简单的问题。好像是拿别人设计好的CPU的RTL，再在上面加一些什么memory controller，做的是SOC,跟我的背景比较符合，但是我印象重好像做这些要很多经验，要做很多年才行。
想问问就以后职业的发展来看，哪个会更好一些，更宽一些？这两种职位之间互相跳会不会很难？
希望各位前辈能给指点一二，第一份工作，感觉还是挺重要的，提前谢谢了。 | E*****a
发帖数: 757 | 2 sounds like difference is obvious
computer architecture按说比ASIC面要窄
i have no idea
跳起来，肯定不会很容易。任何职位都是，到了senior，跳起来损失都很大
，面试问的主要是virtual memory, cache，pipeline和verilog的问题，感觉就是CPU
的design和implementation，更偏implementation一些，但是以后应该可以去做design
，我感觉有兴趣一点。
memory controller，做的是SOC,跟我的背景比较符合，但是我印象重好像做这些要很
多经验，要做很多年才行。
会不会很难？
【在 o********s 的大作中提到】
: 同样的待遇，同样的地点，公司级别也差不多，一般的半导体公司。
: 一个主要是computer architecture，比如设计MIPS的IP，用到的知识比较上层一些，面试问的主要是virtual memory, cache，pipeline和verilog的问题，感觉就是CPU的design和implementation，更偏implementation一些，但是以后应该可以去做design，我感觉有兴趣一点。
: 另一个面试问的基本都是电路的问题，也是前端的，但是都是触发器级的，比如说
: setup time hold time， critical path的问题，也问了很多verilog的问题，还有一
: 些layout的简单的问题。好像是拿别人设计好的CPU的RTL，再在上面加一些什么memory controller，做的是SOC,跟我的背景比较符合，但是我印象重好像做这些要很多经验，要做很多年才行。
: 想问问就以后职业的发展来看，哪个会更好一些，更宽一些？这两种职位之间互相跳会不会很难？
: 希望各位前辈能给指点一二，第一份工作，感觉还是挺重要的，提前谢谢了。
| s***m
发帖数: 336 | 3 我和楼主方向很像，也在找工作。但还没offer，楼主拒掉的那个公司，能不能告诉我
一下？谢谢！站短即可。 |
|
