EE版 - [新鲜面经]intern NI(National Instruments) FPGA compiler 组 (转载) |
|---|
|
|
|
|
|
|
s********e
发帖数: 425 | 1 【 以下文字转载自 JobHunting 讨论区 】
发信人: sunnystate (路一直都在), 信区: JobHunting
标 题: [新鲜面经]intern NI(National Instruments) FPGA compiler 组
发信站: BBS 未名空间站 (Tue Mar 6 16:09:55 2012, 美东)
之所以把FPGA compiler这个组名列出来，是因为他们问的问题主要是针对他们每天做
的工作提出的问题。所以可能这些问题只针对这个组有参考性。另外也可以看出一个规
律就是，各个组是针对自己每天都做什么东西来问问题的。
面试是两个人问的。
首先是他们简要介绍了一下他们要做的工作，就是做基于FPGA的LabView。
然后一个人问了一个Behavior question: Given a specific example of how your
debug your code.
我举了一个写Simulated Annealing算法时候的例子。
另一个人熟悉Simulated Annealing，于是他就继续问我你用这个算法解决的是什么问
题。
然后其中一人说，我们做这个工作既要对硬件知识有所掌握，又要对软件了解。所以他
们开始问一些硬件方面的概念型问题，比如什么叫Synchronize circuit（有个global
clock），什么决定了Max clock frequency（longest combinational logic path），
如果pipeline一个circuit应该怎么做（add registers），delay怎么算（1/frequency
）。
下面是问软件问题。给一个tree structure，每个node表示一个小circuit，因此有一
个delay time，如何求出maximum delay。用求树高度的算法改编一下就可以了。
然后如果想pipeline这个树怎么做。我答的是add registers between each level。问
这样的话max frequency是什么（取决于delay最大的node），有什么劣势（增加了area
）。如果我们不想增加那么多area怎么办？（不要每级都加register）给一个required
frequency，如何加register（先算树中每个level的max delay，然后试图合并二到多
个level，保证delay不超过由frequency决定的max delay）。
然后说如果把这个tree扩展成单向图，仍然想求max delay，算法上可以如何改进。不
要求再把code写出来。我没复习图啊，于是打开数据结构图论那一章的word文档现学了
一下，大概回答了一下，算是过了。
最后让问他们一些问题，我就问是不是要按时上下班。他们说早上7点半到8点半来都行
，下午大概五六点走吧。
最后总结一些经验，就是可以说的比较慢，但是一定要说清楚。中间可以问一下他们有
没有follow，他们会乐于重复一下自己理解到的内容，然后你看看是不是和你想描述的
一样（这同时也可以给你争取到一些思考的时间）。 |
|
|
|
|
|
|
