boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 我对一个电荷泵电路的修改和体会
相关主题
在来个面试题讨论
弱问:半导体器件有时说偏置电流,有时说偏置电压?
如何测试那种三管脚的laser diode是否work?
LDO稳定性
问很简单的电路问题,大家帮以下
看来高通就喜欢搞这些trick阿 @_@
NCP1402一问
请推荐一本PowerElectronics的书
求教RLC电路阶跃响应
电脑读取100个以上photodiode的电流数据,请推荐便宜的方法
相关话题的讨论汇总
话题: vboot话题: mos话题: 电流话题: cpump话题: 寄生
进入EE版参与讨论
1 (共1页)
c********r
发帖数: 172
1
前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk
diode)流到Cpump,Cpump的两端电压被充到Vin-0.6V。如果Vin大于12V,这个5V工艺
的MOS电容将被打穿(我的手算结果是5V工艺的MOS最多可以抗到12V)。
改进后的电路如下,我加了一个M2,其寄生二级管是和M1反向的,这样就解决了电流
boosting时的倒流问题。仿真结果也显示一切正常。
我的体会:
1)电路设计就像绣花一样,得非常细心。有时一个很小的忽视就可能会前功尽弃。
2)电路设计在一般正常的情况下不会有什么问题,问题常常是在各种异常的情况下发
现的,比如突然开或者突然关掉时,或者突然加减负载时。
3)一般设计时会忽视掉MOS管的各种寄生二级管,尤其是high-voltage工艺有很多
layer,layer之间都有寄生二级管。更应该警惕的是大电流情况下,这些二级管一旦导
通就成为bipolar很容易latch-up。
g******u
发帖数: 3060
2
不加M2直接加个blocking diode不成么?还是压降会影响?
H***F
发帖数: 2501
3
为什么会出现同时关掉上下管?
会出现同时导通上下管吗?

前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk
diode)流到Cpump,Cpump的两端电压被充到Vin-0.6V。如果Vin大于12V,这个5V工艺
的MOS电容将被打穿(我的手算结果是5V工艺的MOS最多可以抗到12V)。
改进后的电路如下,我加了一个M2,其寄生二级管是和M1反向的,这样就解决了电流
boosting时的倒流问题。仿真结果也显示一切正常。
我的体会:
1)电路设计就像绣花一样,得非常细心。有时一个很小的忽视就可能会前功尽弃。
2)电路设计在一般正常的情况下不会有什么问题,问题常常是在各种异常的情况下发
现的,比如突然开或者突然关掉时,或者突然加减负载时。
3)一般设计时会忽视掉MOS管的各种寄生二级管,尤其是high-voltage工艺有很多
layer,layer之间都有寄生二级管。更应该警惕的是大电流情况下,这些二级管一旦导
通就成为bipolar很容易latch-up。

【在 c********r 的大作中提到】
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
: 关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
: 就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
: Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk

b*********r
发帖数: 651
4
轻载没有skip mode么?

Vboot

【在 H***F 的大作中提到】
: 为什么会出现同时关掉上下管?
: 会出现同时导通上下管吗?
:
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管

c*t
发帖数: 452
5
小功率得上下管overlap很短,是不是可以不考虑delay

Vboot

【在 H***F 的大作中提到】
: 为什么会出现同时关掉上下管?
: 会出现同时导通上下管吗?
:
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管

c*t
发帖数: 452
6
如果超过12V的时间很短,mos管应该还是可以接受得。12v应该是dc得电压
c*****v
发帖数: 839
7
同时导通上下管是shoot through, 会产生大电流要避免。

Vboot

【在 H***F 的大作中提到】
: 为什么会出现同时关掉上下管?
: 会出现同时导通上下管吗?
:
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管

E****H
发帖数: 913
8
mark
V*******5
发帖数: 842
9
赞~
t*******g
发帖数: 373
10
赞!

Vboot

【在 c********r 的大作中提到】
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
: 关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
: 就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
: Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk

相关主题
LDO稳定性
问很简单的电路问题,大家帮以下
看来高通就喜欢搞这些trick阿 @_@
NCP1402一问
进入EE版参与讨论
c****7
发帖数: 4192
11
赞,虽然我看不懂。:)

Vboot

【在 c********r 的大作中提到】
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
: 关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
: 就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
: Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk

s******0
发帖数: 73
12
搞电路设计的都是牛人,想当年VLSI学得都快挂了
c********r
发帖数: 172
13
即使时间很短,也影响使用寿命。

【在 c*t 的大作中提到】
: 如果超过12V的时间很短,mos管应该还是可以接受得。12v应该是dc得电压
c********r
发帖数: 172
14
加了blocking diode,那么在正常情况下就不能drive M4了。

【在 g******u 的大作中提到】
: 不加M2直接加个blocking diode不成么?还是压降会影响?
c********r
发帖数: 172
15
在Tri-State情况下是需要同时关掉上下管的。
不能同时导通上下管,这种情况叫shot-through。即使正常工作时也不能有哪怕很短时
间的shot-through,那样会有很大的电流从Vin流到地导致温度上升效率降低。

【在 H***F 的大作中提到】
: 为什么会出现同时关掉上下管?
: 会出现同时导通上下管吗?
:
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管

l**l
发帖数: 94
16
M4改成PMOS会有问题吗?

Vboot

【在 c********r 的大作中提到】
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
: 关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
: 就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
: Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk

l******C
发帖数: 93
17
感觉你所有的MOS管都是bulk接在source上对吧?
看你改进电路,如果你把M1去掉,岂不是一样工作?在改进电路里,M1是一个工作在
tride region 的管子,加不加上有影响吗?

Vboot

【在 c********r 的大作中提到】
: 前段时间我负责设计一块电源功率器件的驱动芯片,被要求在别人以前的设计基础上修
: 改,大模块不变,但要把电流尽可能降低,同时由单相改为多相并增加一些新的功能。
: 其中有一个电荷泵电路,原理图如下。当控制输入为高时,Cpump(由5V工艺的MOS管做
: 的电容)的下端接地,上端被充电到(5-0.6=4.4V);当输入变为低时,Cpump的下端
: 电压为Vboot, 上端电压为Vboot+4.4V,这样M4开通,将Hi_Gate电压迅速提升到Vboot
: 而打通上管。该设计已经产品化,在一般情况下工作正常,没发现什么问题。
: 但我在异常仿真时发现有一个很严重的问题:当电感电流boosting的时候(也就是上管
: 关掉下管开通时,电感电流通过下管流到地。如果这时突然同时关掉上下管,电感电流
: 就将通过上管的寄生二极管(bulk diode)流到Vin,SWITCH node 的电压就跳变到(
: Vin+0.6V),同时电感电流还将通过M0(这时候是导通的)和M1的寄生二极管(bulk

1 (共1页)
进入EE版参与讨论
相关主题
电脑读取100个以上photodiode的电流数据,请推荐便宜的方法
2008 IEEE fellow名单
请教如何设计PCB,降低寄生电感问题
请教如何设计PCB,降低寄生电感问题
请教如何设计PCB,降低寄生电感问题
DC-DC converter 问题
IGBT可以用作同步整流吗?
我的PhaseMargin, Gain Margin都很好,为什么还会振荡
苹果模电面试题
请问一个ldo的问题
相关话题的讨论汇总
话题: vboot话题: mos话题: 电流话题: cpump话题: 寄生