由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 请教FPGA Verification类工作强度
相关主题
求前辈帮忙分析两个offer,FPGA vs CPU Verification求对几个公司position的建议
system engineer opening in San Jose (CA) startup几个EE职位(1)
能不能在这求点意见?Board level hardware design 位置少啊 !
(San Jose, CA) startup is hiring system engineer (转载)请教几个VLSI的就业方向
求offer 選擇意見女生学ee真是苦逼
请问现在还有ASIC/Digital/FPGA相关的opening么?Xilinx summer intership
EDA行业verification方向职业发展规划整天坐在wireless router旁边的辐射有多严重? (转载)
你们真的那么担心outsourcing吗?加州 silicon valley, FPGAs, VHDL engineer, Super big company, 6-monthes internship or more
相关话题的讨论汇总
话题: fpga话题: 强度话题: 工作话题: ee
进入EE版参与讨论
1 (共1页)
i**********6
发帖数: 211
1
请问这类工作强度大,进度紧吗?工作时间朝八晚六能保证不?项目杂不杂,会几个同
时进行吗?
因为想读个part time学位。所以对时间精力比较关心。现在做的工作是半技术半
project coordinate性质的,项目周期特别短(两三天而且特别费精神),且几个项目
一把抓。老板分配项目,有时一天的assignment来回变几次。而且是个出责任时负责顶
缸的角色,所以压力大时间紧。在这个职位上我在职考G都感觉十分勉强。
sorry, 抱怨得有点多了 ,恳请各位给点建议。
听说FPGA Verification上手还比较容易,我以前没经验但是EE本科毕业的,想试试看
h****p
发帖数: 175
2
verification 是cs的人做ee的事
cad 是ee的人做cs的事
cs = 累
ee = 钱少
越到下游进度越紧,因为前面的人耽误的时间老板希望通过压后面的人补上。
从上游到下游:
design-> verification -> 后端 (timing/physical)
i**********6
发帖数: 211
3
多谢指点。关于进度的评论我深有体会,因为我在后端的后端(testing)。

【在 h****p 的大作中提到】
: verification 是cs的人做ee的事
: cad 是ee的人做cs的事
: cs = 累
: ee = 钱少
: 越到下游进度越紧,因为前面的人耽误的时间老板希望通过压后面的人补上。
: 从上游到下游:
: design-> verification -> 后端 (timing/physical)

1 (共1页)
进入EE版参与讨论
相关主题
加州 silicon valley, FPGAs, VHDL engineer, Super big company, 6-monthes internship or more求offer 選擇意見
给ee公司出个主意请问现在还有ASIC/Digital/FPGA相关的opening么?
请问图像信号分析fourier analysisEDA行业verification方向职业发展规划
请教关于 Cellular Tower 的辐射强度你们真的那么担心outsourcing吗?
求前辈帮忙分析两个offer,FPGA vs CPU Verification求对几个公司position的建议
system engineer opening in San Jose (CA) startup几个EE职位(1)
能不能在这求点意见?Board level hardware design 位置少啊 !
(San Jose, CA) startup is hiring system engineer (转载)请教几个VLSI的就业方向
相关话题的讨论汇总
话题: fpga话题: 强度话题: 工作话题: ee