EE版 - 请教FPGA Verification类工作强度 |
|---|
|
|
|
|
|
|
i**********6
发帖数: 211 | 1 请问这类工作强度大，进度紧吗？工作时间朝八晚六能保证不？项目杂不杂，会几个同
时进行吗？
因为想读个part time学位。所以对时间精力比较关心。现在做的工作是半技术半
project coordinate性质的，项目周期特别短（两三天而且特别费精神），且几个项目
一把抓。老板分配项目，有时一天的assignment来回变几次。而且是个出责任时负责顶
缸的角色，所以压力大时间紧。在这个职位上我在职考G都感觉十分勉强。
sorry, 抱怨得有点多了 ，恳请各位给点建议。
听说FPGA Verification上手还比较容易，我以前没经验但是EE本科毕业的，想试试看 | h****p
发帖数: 175 | 2 verification 是cs的人做ee的事
cad 是ee的人做cs的事
cs = 累
ee = 钱少
越到下游进度越紧，因为前面的人耽误的时间老板希望通过压后面的人补上。
从上游到下游：
design-> verification -> 后端 (timing/physical) | i**********6
发帖数: 211 | 3 多谢指点。关于进度的评论我深有体会，因为我在后端的后端(testing）。
【在 h****p 的大作中提到】
: verification 是cs的人做ee的事
: cad 是ee的人做cs的事
: cs = 累
: ee = 钱少
: 越到下游进度越紧，因为前面的人耽误的时间老板希望通过压后面的人补上。
: 从上游到下游：
: design-> verification -> 后端 (timing/physical)
|
|
|
|
|
|
|
|
