由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 寻朋友一起找工作
相关主题
博士毕业后工作3年,够申请IEEE Senior Membership了吗?做研发的去下列这些EE的公司如何排序?
想读Master学位,不知道Finacial aid支持否??broadcom真牛啊(转载)
Xilinx FPGA Timing Analysis老是过不了,怎么办呢?过去十几年,成功的半导体公司有哪些 ?
Phone interview 求助现在, 还有什么公司做DSL的芯片 ?
IC设计工和验证工两个职位选择的话,选哪个对职业发展好?请教:做wireless的到哪里找intern信息呀?
数电ASIC求内推,Design, Verification,Validation,ApplicationUT Dallas和ASU的EE差多少啊?
关于论文数量和质量的问题TI 是不是很好?
Analog IC方向的读博有前途吗?最近的形势不妙啊
相关话题的讨论汇总
话题: design话题: experience话题: physical话题: knowledge话题: masters
进入EE版参与讨论
1 (共1页)
u*****x
发帖数: 32
1
本人材料方向,博士,在休斯顿找工作。2012年找过一段时间,也有过电话面试,后来
忙着毕业就搁置了。这阵子发觉一个人改简历,准备面试,好像都是闭门造车,效率低
,无趣。突然想到出国考GT都是找朋友一起准备的,有动力,高效,也收获到了期望的
结果。真心希望能够找个朋友一起找工作,如果你也有类似的烦恼,或者希望交流经验
,互通资源,就给我写email吧:u*********[email protected]. 我们可以远程联系,或者在
公共场所,比如图书馆,咖啡厅,面对面的交流。
b********n
发帖数: 181
2
我跟你一样想法,
同找朋友一起找工作。
我是analog ic design方向的。有两三年工作经验。

【在 u*****x 的大作中提到】
: 本人材料方向,博士,在休斯顿找工作。2012年找过一段时间,也有过电话面试,后来
: 忙着毕业就搁置了。这阵子发觉一个人改简历,准备面试,好像都是闭门造车,效率低
: ,无趣。突然想到出国考GT都是找朋友一起准备的,有动力,高效,也收获到了期望的
: 结果。真心希望能够找个朋友一起找工作,如果你也有类似的烦恼,或者希望交流经验
: ,互通资源,就给我写email吧:u*********[email protected]. 我们可以远程联系,或者在
: 公共场所,比如图书馆,咖啡厅,面对面的交流。

b*******h
发帖数: 2585
3
你们俩专业差别太大
b********n
发帖数: 181
4
蛮大的
我是搭楼主的顺风车同找
找两个战友

【在 b*******h 的大作中提到】
: 你们俩专业差别太大
g****n
发帖数: 194
5
EE jobs:
http://www.theguiding.com/showthread.php?7657-Senior-RF-Enginee

【在 u*****x 的大作中提到】
: 本人材料方向,博士,在休斯顿找工作。2012年找过一段时间,也有过电话面试,后来
: 忙着毕业就搁置了。这阵子发觉一个人改简历,准备面试,好像都是闭门造车,效率低
: ,无趣。突然想到出国考GT都是找朋友一起准备的,有动力,高效,也收获到了期望的
: 结果。真心希望能够找个朋友一起找工作,如果你也有类似的烦恼,或者希望交流经验
: ,互通资源,就给我写email吧:u*********[email protected]. 我们可以远程联系,或者在
: 公共场所,比如图书馆,咖啡厅,面对面的交流。

b*******h
发帖数: 2585
6
我也在找工作。

【在 b********n 的大作中提到】
: 蛮大的
: 我是搭楼主的顺风车同找
: 找两个战友

f*********r
发帖数: 674
7
Responsibilities
Participate in the efforts of establishing physical design methodologies and
flow automation
Understanding of all aspects of physical design and implementation
Implement and monitor Quality Assurance/Quality Control standards based on
corporate guidelines in a project setting
Work on chip and block floorplan, power/clock distribution, chip assembly, P
&R, and timing closure
Mandatory Skills
Strong problem solving skills
Experience in physical design of submicron CPU/SoC products
Knowledge of all aspects of chip development process with proficiency in
backend design tools
Experience in low-power design techniques/verification
Ability to code in scripting languages such as Perl, Tcl, and UNIX shell,
etc
Self-motivated
Preferred Skills
Knowledge in various physical design tools
Education
Bachelors or Masters in an appropriate engineering field
Experience
3-5 years w/ Masters
5-7 years w/ Bachelors
Broadcom
1 (共1页)
进入EE版参与讨论
相关主题
最近的形势不妙啊IC设计工和验证工两个职位选择的话,选哪个对职业发展好?
请问现在做wireless的大公司还有招人的吗数电ASIC求内推,Design, Verification,Validation,Application
Marvel will layoff 15%关于论文数量和质量的问题
Video Coding Expert about H.264 请进Analog IC方向的读博有前途吗?
博士毕业后工作3年,够申请IEEE Senior Membership了吗?做研发的去下列这些EE的公司如何排序?
想读Master学位,不知道Finacial aid支持否??broadcom真牛啊(转载)
Xilinx FPGA Timing Analysis老是过不了,怎么办呢?过去十几年,成功的半导体公司有哪些 ?
Phone interview 求助现在, 还有什么公司做DSL的芯片 ?
相关话题的讨论汇总
话题: design话题: experience话题: physical话题: knowledge话题: masters