r******y
发帖数: 3838 | 1 "Fewer transistors means lower power," he countered. "so RISC is inherently
lower power."
有人只看到intel在能耗上的进步，不看其付出的代价。那些trick早晚会成包袱。
http://hexus.net/business/features/components/30305-arm-intel-i
While not exactly unanticipated, Intel's unveiling of its 22nm manufacturing
process, featuring a new kind of transistor, seems to have got many
commentators rather bullish about Intel's prospects in the mobile device
market, where it's currently a virtual bystander.
In a curious piece of timing, market researcher IDC chose today to announce
it will be including ARM architecture in its PC market forecasts from now on
, and kicked things off by announcing it expects 13 percent of PCs to
running chips based on ARM architecture by 2015. Seeing as there are
currently no PCs running ARM chips, and IDC doesn't count tablets as PCs
right now, that's quite a prediction.
So with all this news and speculation flying around, we thought it was time
to have a chat with ARM CMO Ian Drew, who was himself a long-time Intel
employee before joining ARM in 2005. While we didn't expect him to have any
inside information on Intel - far from it - we wanted to know what the
significance of Intel's announcement was to ARM.
"Intel has always innovated through process improvement," said Drew, "But it
's not just about the transistor. You have to also consider the architecture
, SoC design, the broader ecosystem, and so on."
So Drew isn't contesting the significance of Intel's technological
breakthrough. But while a smaller manufacturing process undoubtedly confers
power/performance benefits, so does the micro-architecture, the efficiency
of the whole SoC, software optimisation, and so on.
We put it to Drew that Intel had said it was a ‘misconception' that ARM's
architecture was somehow intrinsically more power-efficient than Intel's. "
Fewer transistors means lower power," he countered. "so RISC is inherently
lower power." Drew also pointed out that ARM has already announced test
chips at 22 and 20nm already, with foundry partners TSMC and GlobalFoundries
also working on those processes, and that IBM is already working on 14nm.
Moving on to the IDC report, Drew took it with a pinch of salt. "If it
happens we'll be very happy, but forecasts are always wrong in some shape or
form," he said. "The ARM business model is not to favour one form over
another." In other words, whether you call it a PC, a tablet or a smartbook,
if it's got ARM IP in it then ARM's happy.
The implications for the low power market were the main theme of the Q&A
after Intel's announcement yesterday. While Intel itself didn't focus on
mobile devices much in the formal presentation, it clearly feels 22nm plus
shiny new transistor can be a real difference-maker in bid to take on ARM in
mobile devices.
But we can't fault Drew's assertion that it will take more than just
technological innovation for Intel to convince the mobile device ecosystem
to move away from ARM - just ask MIPS. The biggest obstacle Intel has to
overcome is momentum. The likes of Qualcomm, TI and NVIDIA already have
relationships with mobile OEMs, and the trend is for the bigger device-
makers to license ARM's technology in order to design their own chips.
So Intel probably has to not only match, but significantly beat ARM's
technology offering before mobile OEMs will even consider moving away from
ARM. And with the likes of Apple, Samsung, and maybe more already making
their own SoC's the number of potential customers may be shrinking. |
r******y
发帖数: 3838 | 2 这么浅显的道理不明白总有人说是我个人的信仰。
尽管晶体管数目不代表一切，但在其他都差不多的情况下，x86是一般arm的几倍，如果
这些都不能说明问题，
那些可能会引入bias性能功耗测试数据又能说明什么。
inherently
manufacturing
announce
on
【在 r******y 的大作中提到】
: "Fewer transistors means lower power," he countered. "so RISC is inherently
: lower power."
: 有人只看到intel在能耗上的进步，不看其付出的代价。那些trick早晚会成包袱。
: http://hexus.net/business/features/components/30305-arm-intel-i
: While not exactly unanticipated, Intel's unveiling of its 22nm manufacturing
: process, featuring a new kind of transistor, seems to have got many
: commentators rather bullish about Intel's prospects in the mobile device
: market, where it's currently a virtual bystander.
: In a curious piece of timing, market researcher IDC chose today to announce
: it will be including ARM architecture in its PC market forecasts from now on
|
z*n
发帖数: 2893 | 3 我期待哪一天奥巴马能跳出来说说RISC有巨大“构架优势”。 拿ARM的搞Marketing的
人的opinion来作为技术问题的论据...这应当是技术人士的笑话。
"Ian Drew, Executive VP of Marketing and Business Development, ARM, joined
ARM as vice president of Segment Marketing in July 2005 and was responsible
for ARM’s worldwide segment marketing programs. In 2008, Ian was appointed
as vice president of Marketing responsible for ARM’s corporate marketing
strategy across the major markets such as mobile computing, mobile solutions
and embedded. In 2009, he became EVP Marketing.
Before joining ARM, Ian worked at Intel Corp. for 14 years in various
senior management roles around the world including Asia, Russia, Europe and
the U.S. His last position was as GM of the Russia/CIS office in Moscow,
responsible for all the sales and marketing activities in the region. Before
his GM position in Moscow, he was running Intel’s telecom group in Asia. "
这所谓的"构架优势”是客观技术问题，不是任何一个人的opinion能左右的。别说是
ARM的EVP，就是ARM的CEO也不行啊，说说ARM的定价也许还在他们的掌握之中，说"构架
优势“恐怕是出了他们能决定的范畴了。
和你说了比较SoC管子数目是开玩笑，所谓的管子越少，能耗越少其实也是技术上不正
确的，比如big/little设计肯定要比big only/little only管子用的多。我给你看过
SoC的die picture, 自己去量CPU占的面积。
你对于不利的测试数据怀疑是你的权利，但你想counter需要用自己的数据，否则就是
扯蛋。 证明”构架优势“最好的办法就是造出个性能功耗远远优于其他构架的CPU, 这
些都比不过别人， 成天嘴上说”优势“有啥说服力？
inherently
manufacturing
announce
on
【在 r******y 的大作中提到】
: 这么浅显的道理不明白总有人说是我个人的信仰。
: 尽管晶体管数目不代表一切，但在其他都差不多的情况下，x86是一般arm的几倍，如果
: 这些都不能说明问题，
: 那些可能会引入bias性能功耗测试数据又能说明什么。
:
: inherently
: manufacturing
: announce
: on
|
r******y
发帖数: 3838 | 4 ARM CEO 说了不算，你说了算？
技术人员也是人吧，不是外星人，不该钻牛角尖随意否认普通人的常识.
你说一般情况下1个人吃的多还是4个人吃的多？不要总把壮汉和
小孩放在一起比。
硬要比也要做些合理的换算。这样的人话你不明白？
具体数据我不深究了，即便是真的也和我说的“构架优势”关系不大。
以你的逻辑，用die size比更可笑，大型机岂不是构架最落后的了。
responsible
appointed
solutions
and
【在 z*n 的大作中提到】
: 我期待哪一天奥巴马能跳出来说说RISC有巨大“构架优势”。 拿ARM的搞Marketing的
: 人的opinion来作为技术问题的论据...这应当是技术人士的笑话。
: "Ian Drew, Executive VP of Marketing and Business Development, ARM, joined
: ARM as vice president of Segment Marketing in July 2005 and was responsible
: for ARM’s worldwide segment marketing programs. In 2008, Ian was appointed
: as vice president of Marketing responsible for ARM’s corporate marketing
: strategy across the major markets such as mobile computing, mobile solutions
: and embedded. In 2009, he became EVP Marketing.
: Before joining ARM, Ian worked at Intel Corp. for 14 years in various
: senior management roles around the world including Asia, Russia, Europe and
|
z*n
发帖数: 2893 | 5 你应当仔细看看我的帖子再accuse.
我一直说的事技术问题，实际数据和科学的论证算数。其他任何人的opinion都不是论
据，更不用说ARM做Marketing的评论Intel工艺进步时的opinion.
你其实应当承认你所谓的“构架优势”是没有任何论据的opinion, 其实就是信仰。 追
了你几天， 你那“构架优势”观点出现无数次， 你支持这观点的论据在哪里？ 能不
能诚实的告诉大家有没有任何论据？
谁和你说比die size？那是和你说CPU那点管子在SoC里面不是大头，能占20%面积就不
错了，CPU里面译码器撑死了也就10%, 那"CMO"所谓的RISC管子少在SoC设计里面体现不
搭出来的。总之，比CPU管子数是可笑的。 大家优化的都是性能功耗，证明所谓的“构
架优势”需要在能测量的参数上有所体现，这比引用任何人的opinion更有说服力。
小孩放在一起比。
【在 r******y 的大作中提到】
: ARM CEO 说了不算，你说了算？
: 技术人员也是人吧，不是外星人，不该钻牛角尖随意否认普通人的常识.
: 你说一般情况下1个人吃的多还是4个人吃的多？不要总把壮汉和
: 小孩放在一起比。
: 硬要比也要做些合理的换算。这样的人话你不明白？
: 具体数据我不深究了，即便是真的也和我说的“构架优势”关系不大。
: 以你的逻辑，用die size比更可笑，大型机岂不是构架最落后的了。
:
: responsible
: appointed
|
p***o
发帖数: 100 | 6 这个ARM CMO讲的"Fewer transistors means lower power, so RISC is inherently
lower power"话其实很圆滑，这1比100是lower，这99比100也是lower.所以实在不能太
当真。
不过你的这句"但在其他都差不多的情况下，x86是一般arm的几倍",不知道是如何得出
的,能不能给个例子.
小孩放在一起比。
【在 r******y 的大作中提到】
: ARM CEO 说了不算，你说了算？
: 技术人员也是人吧，不是外星人，不该钻牛角尖随意否认普通人的常识.
: 你说一般情况下1个人吃的多还是4个人吃的多？不要总把壮汉和
: 小孩放在一起比。
: 硬要比也要做些合理的换算。这样的人话你不明白？
: 具体数据我不深究了，即便是真的也和我说的“构架优势”关系不大。
: 以你的逻辑，用die size比更可笑，大型机岂不是构架最落后的了。
:
: responsible
: appointed
|
r******y
发帖数: 3838 | 7 我的论点已经很清楚，不用重新提了。管子数目比任何测试数据都客观的多。
你相信那些数据对应“构架优势”是你的信仰，我也无法绝对否认，但你也没法用那些
数据
否认我的论点。你给的那片技术文章说的也很圆，“从那些数据没有看出arm的构架优
势”。这是科学的态度，
到你哪里就成了arm的构架优势是扯淡。
还有，前面已经有人说了，不要比功耗就用arm功耗最高的比，这么比来比去能有什么
结论。
CPU在管子SoC中不是大头，但却是最核心部分，也是最复杂设计难度最大的。我说的优
势包括设计成本，如果
用了比别人多的管子只达到和别人近似的性能功耗比，这样的构架还有多少潜力？
【在 z*n 的大作中提到】
: 你应当仔细看看我的帖子再accuse.
: 我一直说的事技术问题，实际数据和科学的论证算数。其他任何人的opinion都不是论
: 据，更不用说ARM做Marketing的评论Intel工艺进步时的opinion.
: 你其实应当承认你所谓的“构架优势”是没有任何论据的opinion, 其实就是信仰。 追
: 了你几天， 你那“构架优势”观点出现无数次， 你支持这观点的论据在哪里？ 能不
: 能诚实的告诉大家有没有任何论据？
: 谁和你说比die size？那是和你说CPU那点管子在SoC里面不是大头，能占20%面积就不
: 错了，CPU里面译码器撑死了也就10%, 那"CMO"所谓的RISC管子少在SoC设计里面体现不
: 搭出来的。总之，比CPU管子数是可笑的。 大家优化的都是性能功耗，证明所谓的“构
: 架优势”需要在能测量的参数上有所体现，这比引用任何人的opinion更有说服力。
|
r******y
发帖数: 3838 | 8 以前powerpc性能领先的时候， x86/powerpc大致是4倍。
zjn前面提供了die size 对应制程大致换算一下吧，谁有准确数据就更能说明问题了。
【在 p***o 的大作中提到】
: 这个ARM CMO讲的"Fewer transistors means lower power, so RISC is inherently
: lower power"话其实很圆滑，这1比100是lower，这99比100也是lower.所以实在不能太
: 当真。
: 不过你的这句"但在其他都差不多的情况下，x86是一般arm的几倍",不知道是如何得出
: 的,能不能给个例子.
:
: 小孩放在一起比。
|
L*****e
发帖数: 8347 | 9 性能和能耗是不能分开来谈的，分离地谈任何一面都不能成为架构优势的理由。
管子多在能耗的减少要付出更多努力，那么管子少的在性能的提高上是不是也要付出更
多的努力呢？减少管子的"trick"会不会早晚成为性能提高的瓶颈和包袱呢？
inherently
manufacturing
announce
on
【在 r******y 的大作中提到】
: 以前powerpc性能领先的时候， x86/powerpc大致是4倍。
: zjn前面提供了die size 对应制程大致换算一下吧，谁有准确数据就更能说明问题了。
|
r******y
发帖数: 3838 | 10 我说的是一般情况。单纯为了减少管子而搞trick的情况比为提升性能能耗搞trick的情
况因该少多了。
同级别的RISC普遍比x86管子少，不像是具体的设计trick导致的。
【在 L*****e 的大作中提到】
: 性能和能耗是不能分开来谈的，分离地谈任何一面都不能成为架构优势的理由。
: 管子多在能耗的减少要付出更多努力，那么管子少的在性能的提高上是不是也要付出更
: 多的努力呢？减少管子的"trick"会不会早晚成为性能提高的瓶颈和包袱呢？
:
: inherently
: manufacturing
: announce
: on
|
|
|
z*n
发帖数: 2893 | 11 我和你说过无数次不关心你的论点/信仰，我真的一点也不关心你的观点，确实不用重
提了，我希望看到的是你的论证。 已经追问了你几天，还是那句话，你的论据论证在
哪里？
我对于你的理解能力很好奇，“没有看出构架优势”不就是说研究没有证实有“构架优
势”？你也没有给出论据和论证过程，这“构架优势”命题就是没有证真啊。我不一直
就和你说这断言没有证真，你当没证真就一定是伪？ 这逻辑不及格啊， 没证真==伪命
题或者无法证伪，这都不明白？ 无法证伪就是科学意义上的信仰。一直就是说你这是
信仰。
和你说了比管子是扯淡，从那die picture估计，译码器那点管子连2%的die size都没
有。CPU发展这么多年了，你见过任何一个CPU标榜自己管子用得少，因此比竞争对手有
“构架优势”？ 功耗性能不如别人，管子少有啥用？你就不能用同样的管子做个更快更
省电的，不比在这里说自己如何有“构架优势”强？
我重复一下我的问题， 你能不能诚实的告诉大家，你所谓的“构架优势”的论据是什
么？到底有没有论据？
【在 r******y 的大作中提到】
: 我的论点已经很清楚，不用重新提了。管子数目比任何测试数据都客观的多。
: 你相信那些数据对应“构架优势”是你的信仰，我也无法绝对否认，但你也没法用那些
: 数据
: 否认我的论点。你给的那片技术文章说的也很圆，“从那些数据没有看出arm的构架优
: 势”。这是科学的态度，
: 到你哪里就成了arm的构架优势是扯淡。
: 还有，前面已经有人说了，不要比功耗就用arm功耗最高的比，这么比来比去能有什么
: 结论。
: CPU在管子SoC中不是大头，但却是最核心部分，也是最复杂设计难度最大的。我说的优
: 势包括设计成本，如果
|
r******y
发帖数: 3838 | 12 论证我已经说过了，不要让我老从新提。
我猜你一直排斥信仰，但你用数据得出结论同样是基于信仰。
我的意思是“没有看出构架优势”这句话很圆滑，条件是“从这些数据”，不要用这个
来否定我的结论，而不是要证实我的结论。任何所谓通过试验证实都是相对的，具体试
验不可能绝对证实任何论点。
我说的是cpu的总管子数，你提不相干的译码器做什么。x86的设计只比RISC多个译码器？
具体CPU当然不会标榜自己管子少，那是构架的事，当前客户当然不关心这个。
【在 z*n 的大作中提到】
: 我和你说过无数次不关心你的论点/信仰，我真的一点也不关心你的观点，确实不用重
: 提了，我希望看到的是你的论证。 已经追问了你几天，还是那句话，你的论据论证在
: 哪里？
: 我对于你的理解能力很好奇，“没有看出构架优势”不就是说研究没有证实有“构架优
: 势”？你也没有给出论据和论证过程，这“构架优势”命题就是没有证真啊。我不一直
: 就和你说这断言没有证真，你当没证真就一定是伪？ 这逻辑不及格啊， 没证真==伪命
: 题或者无法证伪，这都不明白？ 无法证伪就是科学意义上的信仰。一直就是说你这是
: 信仰。
: 和你说了比管子是扯淡，从那die picture估计，译码器那点管子连2%的die size都没
: 有。CPU发展这么多年了，你见过任何一个CPU标榜自己管子用得少，因此比竞争对手有
|
z*n
发帖数: 2893 | 13 你的论证就是用ARM的搞marketing的opinion做论据？ 这不是开玩笑么。
你下面说的是“用数据得出结论”的方法不对，“具体实验不能证实任何观点”，因此
你可以省略论证过程，直接得出“构架优势”的结论？ 这就是典型的不可证伪的诡辩
，在科学的范畴里，不可证伪就是信仰，没有例外。
译码器是CPU的一部分，和你说了当代CPU都是译码后微码流水，后面的branch
prediction/OOE都是类似的技术，译码器总共没有多少管子，这“优势”从技术角度是
说不通的。一个Atom SoC当中，CPU所有的管子占die size目测不超过20%，这译码器的
管子差异在整个SoC上看是很小的一部分，很怀疑能有任何可测的功耗和性能影响。
和你说过很多次了，CPU设计的指标要求是明确和可测的，如果真有你说的构架优势，
需要体现在大家都在追求的性能和功耗上。如果真有“构架优势”，应当能体现在功耗
，或者同功耗情况下的性能上，这些如果比不过别人，标榜”构架优势“是扯淡。
器？
【在 r******y 的大作中提到】
: 论证我已经说过了，不要让我老从新提。
: 我猜你一直排斥信仰，但你用数据得出结论同样是基于信仰。
: 我的意思是“没有看出构架优势”这句话很圆滑，条件是“从这些数据”，不要用这个
: 来否定我的结论，而不是要证实我的结论。任何所谓通过试验证实都是相对的，具体试
: 验不可能绝对证实任何论点。
: 我说的是cpu的总管子数，你提不相干的译码器做什么。x86的设计只比RISC多个译码器？
: 具体CPU当然不会标榜自己管子少，那是构架的事，当前客户当然不关心这个。
|
b*******e
发帖数: 240 | 14 跟了你们之间来来回回的很多帖子，我感觉争论的焦点在于如何定义“构架”。这里，
“构架”究竟指什么？是指“指令集”的对比？一个指令集可以有很多的“构架”实现
。比如对于x86，Intel有很多代的构架实现。Atom的管子数和Pentium 4差不多（前者
47M，后者42M， wikipedia的数据），但atom的性能比Pentium 4好。这说明了同一个
指令集在使用差不多的管子数目情况下可以因为实现的不同（即构架不同），性能会有
差别。
RISC类指令集（比如arm）也有很多不同的实现，和实现x86的处理器相比，性能有高有
低，关键还得看具体的实现（包括芯片的工艺），不能说哪个有绝对的优势。
RISC芯片也有译码器，的确比x86的简单。但其他的部件，比如乱序执行（OOO：Out-of
-order execution）的engine，ALU，cache的实现等等大抵是相通的。Intel在这些部
件的设计方面很有积累，也应该有优势。arm的OOO engine在A15上才加了上去，由此功
耗提高了很多，但正因为如此arm的芯片性能开始被认为能够有机会进入PC市场，毕竟
可以开始匹敌Intel的低端PC芯片。
总之，我感觉争论的“构架”定义得不清楚，可能一开始就对这有不同的定义，导致了
不同的“优势”针对了不同的“架构”定义。
器？
【在 r******y 的大作中提到】
: 论证我已经说过了，不要让我老从新提。
: 我猜你一直排斥信仰，但你用数据得出结论同样是基于信仰。
: 我的意思是“没有看出构架优势”这句话很圆滑，条件是“从这些数据”，不要用这个
: 来否定我的结论，而不是要证实我的结论。任何所谓通过试验证实都是相对的，具体试
: 验不可能绝对证实任何论点。
: 我说的是cpu的总管子数，你提不相干的译码器做什么。x86的设计只比RISC多个译码器？
: 具体CPU当然不会标榜自己管子少，那是构架的事，当前客户当然不关心这个。
|
r******y
发帖数: 3838 | 15 我的论据就是同级别的CPU，ARM管子少很多，一定程度代表了设计成本底，事实也是
intel的研发投入要高很多。不要让我在重复了。
“大家都在追求的功耗性能”就是“优势”，是你的信仰，我也没法反对。
我说的设计成本底也是优势就算是我的信仰吧，你否认我也没办法。
微码流水完全等同RISC设计吗，微码是否对系统开放？
如果真像你所说的，intel的设计水平也太差了.
【在 z*n 的大作中提到】
: 你的论证就是用ARM的搞marketing的opinion做论据？ 这不是开玩笑么。
: 你下面说的是“用数据得出结论”的方法不对，“具体实验不能证实任何观点”，因此
: 你可以省略论证过程，直接得出“构架优势”的结论？ 这就是典型的不可证伪的诡辩
: ，在科学的范畴里，不可证伪就是信仰，没有例外。
: 译码器是CPU的一部分，和你说了当代CPU都是译码后微码流水，后面的branch
: prediction/OOE都是类似的技术，译码器总共没有多少管子，这“优势”从技术角度是
: 说不通的。一个Atom SoC当中，CPU所有的管子占die size目测不超过20%，这译码器的
: 管子差异在整个SoC上看是很小的一部分，很怀疑能有任何可测的功耗和性能影响。
: 和你说过很多次了，CPU设计的指标要求是明确和可测的，如果真有你说的构架优势，
: 需要体现在大家都在追求的性能和功耗上。如果真有“构架优势”，应当能体现在功耗
|
z*n
发帖数: 2893 | 16 能不能给个t3 vs.z2760管子少”很多“的数据，究竟少多少？其实我一直想知道t3有
多少管子，没有找到数据，希望你能给出具体数据支持这“少很多”的claim. 我不希
望看到你自己的猜测作为论据。
啥算同级别的CPU? 功耗差1.6-2.0x, 性能只有后者63%, 没有64-bit,算不算同级？
从你的回帖看，你是不是同意ARM vs.x86，没有可测的性能/功耗优势？ 性能功耗不是
比较CPU设计的指标，管子数反而是，这是很新颖的观点。如果ARM的设计目标是这个，
我只能祝他好运了。
改一下，我找到了这个估计：
http://teechuan.posterous.com/transistor-count-on-the-arm-corte
2 core A9大约据估计是26M transistors, t3是4+1 core, low power core就算一半，
t3 CPU有
26*2.5 = 65M transistors, z2760 CPU部分据说是47M transistors.
t2的total transistor count是260M, t3只会比这个多，而且多不少(t3: 65nm,49mm^2
; t3:40nm,>80mm^2...), 总transistor算一下奔half a billion去了。你真认为那所
谓的CPU管子少count? 而且估计的数据反而是t3里面用在CPU上的管子多>10m?
【在 r******y 的大作中提到】
: 我的论据就是同级别的CPU，ARM管子少很多，一定程度代表了设计成本底，事实也是
: intel的研发投入要高很多。不要让我在重复了。
: “大家都在追求的功耗性能”就是“优势”，是你的信仰，我也没法反对。
: 我说的设计成本底也是优势就算是我的信仰吧，你否认我也没办法。
: 微码流水完全等同RISC设计吗，微码是否对系统开放？
: 如果真像你所说的，intel的设计水平也太差了.
|
r******y
发帖数: 3838 | 17 前面有人已经提过你专挑arm中比较差的做比较有什么意思。
准确管子数据我也想找到，但现在只能根据制程估计， 用制程的立方比还算接近吧。
对现实中ARM vs.x86，没有没可测的性能/功耗优势，我持保留态度，不轻易下结论，
因为arm
cpu种类多，不好比较。
性能功耗不是比较CPU设计的指标是你说的，不是我说的。管子数少不是设计目标，而
是设计简化的副产品。
个人认为，讨论构架优势，纠缠这些具体CPU测试数据没什么意义。功耗差1.6-2.0x，
性能差63%不能说明多少问题（假设是没有偏颇的）。苹果的A5，A4同样构架，性能差2
倍不止，前后不到一年时间。加大面积或缩小制程性能很容易
上去，没什么好比的，而管子数量上去了，想减就没那么容易了。
【在 z*n 的大作中提到】
: 能不能给个t3 vs.z2760管子少”很多“的数据，究竟少多少？其实我一直想知道t3有
: 多少管子，没有找到数据，希望你能给出具体数据支持这“少很多”的claim. 我不希
: 望看到你自己的猜测作为论据。
: 啥算同级别的CPU? 功耗差1.6-2.0x, 性能只有后者63%, 没有64-bit,算不算同级？
: 从你的回帖看，你是不是同意ARM vs.x86，没有可测的性能/功耗优势？ 性能功耗不是
: 比较CPU设计的指标，管子数反而是，这是很新颖的观点。如果ARM的设计目标是这个，
: 我只能祝他好运了。
: 改一下，我找到了这个估计：
: http://teechuan.posterous.com/transistor-count-on-the-arm-corte
: 2 core A9大约据估计是26M transistors, t3是4+1 core, low power core就算一半，
|
c*******9
发帖数: 9032 | 18 制程应该按平方算吧，如果是3d还应该按立方算。z2760是3d的吧？
【在 z*n 的大作中提到】
: 能不能给个t3 vs.z2760管子少”很多“的数据，究竟少多少？其实我一直想知道t3有
: 多少管子，没有找到数据，希望你能给出具体数据支持这“少很多”的claim. 我不希
: 望看到你自己的猜测作为论据。
: 啥算同级别的CPU? 功耗差1.6-2.0x, 性能只有后者63%, 没有64-bit,算不算同级？
: 从你的回帖看，你是不是同意ARM vs.x86，没有可测的性能/功耗优势？ 性能功耗不是
: 比较CPU设计的指标，管子数反而是，这是很新颖的观点。如果ARM的设计目标是这个，
: 我只能祝他好运了。
: 改一下，我找到了这个估计：
: http://teechuan.posterous.com/transistor-count-on-the-arm-corte
: 2 core A9大约据估计是26M transistors, t3是4+1 core, low power core就算一半，
|
r******y
发帖数: 3838 | 19 “ low power core就算一半”还乘2.5？应该2.25吧。
而且4核和2核不好比，测试软件不一定能发挥4核性能优势。
有没有苹果a6的数据。
【在 z*n 的大作中提到】
: 能不能给个t3 vs.z2760管子少”很多“的数据，究竟少多少？其实我一直想知道t3有
: 多少管子，没有找到数据，希望你能给出具体数据支持这“少很多”的claim. 我不希
: 望看到你自己的猜测作为论据。
: 啥算同级别的CPU? 功耗差1.6-2.0x, 性能只有后者63%, 没有64-bit,算不算同级？
: 从你的回帖看，你是不是同意ARM vs.x86，没有可测的性能/功耗优势？ 性能功耗不是
: 比较CPU设计的指标，管子数反而是，这是很新颖的观点。如果ARM的设计目标是这个，
: 我只能祝他好运了。
: 改一下，我找到了这个估计：
: http://teechuan.posterous.com/transistor-count-on-the-arm-corte
: 2 core A9大约据估计是26M transistors, t3是4+1 core, low power core就算一半，
|
z*n
发帖数: 2893 | 20 是你给出的”少很多“的说法，你如果连其中的一个的数据都不知道，怎么知道的”少
很多“，靠猜? ATOM Core我们有数据，47M, 不用估计。 需要估计的是t3.
用那个link里的估计，t2里面dual core cortex a9有26M transistors, t3 4+1, 就算
t3比t2没有加transistors, 乘下来是65M (58.5M,如果乘2.25). 这和你的”少很多“
是相悖的。 按照制程^
3估计的话，t3的整个SoC transistor count就会很吓人了，t2 65nm, 49mm^2,260M;
t3 40nm, >80mm^2, ??M.
希望你诚实的告诉我，你的”少很多“有没有数据支持？
同样希望你诚实的告诉我， 从性能和功耗看，你有没有证据支持ARM的”构架优势“？
如果没有请不要纠缠，现在的数据结论就是“没有构架优势”，你可以认为是没有证据
支持either way, 但说ARM有性能和功耗的优势是扯淡。
差2
【在 r******y 的大作中提到】
: 前面有人已经提过你专挑arm中比较差的做比较有什么意思。
: 准确管子数据我也想找到，但现在只能根据制程估计， 用制程的立方比还算接近吧。
: 对现实中ARM vs.x86，没有没可测的性能/功耗优势，我持保留态度，不轻易下结论，
: 因为arm
: cpu种类多，不好比较。
: 性能功耗不是比较CPU设计的指标是你说的，不是我说的。管子数少不是设计目标，而
: 是设计简化的副产品。
: 个人认为，讨论构架优势，纠缠这些具体CPU测试数据没什么意义。功耗差1.6-2.0x，
: 性能差63%不能说明多少问题（假设是没有偏颇的）。苹果的A5，A4同样构架，性能差2
: 倍不止，前后不到一年时间。加大面积或缩小制程性能很容易
|
|
|
r******y
发帖数: 3838 | 21 你这是偷换概念，47M是ATOM 2008年的数据，你认为最新的atom还一样。
要比去和2008年的arm比吧。
【在 z*n 的大作中提到】
: 是你给出的”少很多“的说法，你如果连其中的一个的数据都不知道，怎么知道的”少
: 很多“，靠猜? ATOM Core我们有数据，47M, 不用估计。 需要估计的是t3.
: 用那个link里的估计，t2里面dual core cortex a9有26M transistors, t3 4+1, 就算
: t3比t2没有加transistors, 乘下来是65M (58.5M,如果乘2.25). 这和你的”少很多“
: 是相悖的。 按照制程^
: 3估计的话，t3的整个SoC transistor count就会很吓人了，t2 65nm, 49mm^2,260M;
: t3 40nm, >80mm^2, ??M.
: 希望你诚实的告诉我，你的”少很多“有没有数据支持？
: 同样希望你诚实的告诉我， 从性能和功耗看，你有没有证据支持ARM的”构架优势“？
: 如果没有请不要纠缠，现在的数据结论就是“没有构架优势”，你可以认为是没有证据
|
z*n
发帖数: 2893 | 22 那请你给我数据，是你claim少很多。
【在 r******y 的大作中提到】
: 你这是偷换概念，47M是ATOM 2008年的数据，你认为最新的atom还一样。
: 要比去和2008年的arm比吧。
|
p***o
发帖数: 100 | 23 t2都不带arm的simd neon, t2->t3用2.25的multiplier有点保守了.
【在 z*n 的大作中提到】
: 是你给出的”少很多“的说法，你如果连其中的一个的数据都不知道，怎么知道的”少
: 很多“，靠猜? ATOM Core我们有数据，47M, 不用估计。 需要估计的是t3.
: 用那个link里的估计，t2里面dual core cortex a9有26M transistors, t3 4+1, 就算
: t3比t2没有加transistors, 乘下来是65M (58.5M,如果乘2.25). 这和你的”少很多“
: 是相悖的。 按照制程^
: 3估计的话，t3的整个SoC transistor count就会很吓人了，t2 65nm, 49mm^2,260M;
: t3 40nm, >80mm^2, ??M.
: 希望你诚实的告诉我，你的”少很多“有没有数据支持？
: 同样希望你诚实的告诉我， 从性能和功耗看，你有没有证据支持ARM的”构架优势“？
: 如果没有请不要纠缠，现在的数据结论就是“没有构架优势”，你可以认为是没有证据
|
r******y
发帖数: 3838 | 24 你自称是专业人员，最新应该比我更容易找到数据，而不是用些老数据糊弄我这这不专
业的。
a9是和atom接近同时代的，你会说相差太大不好比，powerpc 1000万的时候，奔腾4000
万，当时powerpc不比奔腾性能差。
【在 z*n 的大作中提到】
: 那请你给我数据，是你claim少很多。
|
z*n
发帖数: 2893 | 25 我记得和你说过所谓的RISC/CISC比较是10年20年前的老古董，对于现代的CPU设计不
apply, 译码器的管子数目没有什么大变化，后面的微码流水在branch prediction/OOE出
来后复杂性迅速增长。所谓的一个比另一个“简单”现在还在提就是民科。 把那时候
的CPU翻出来才是驴唇不对马嘴。
你是不是想说你其实没有数据？ 那你怎么得出的当代CPU ARM管子”少很多”？能不能
*诚实的*回答问题？
z2760据找到的数据看有140M transistors total, 我给过你die picture, 你自己可以
去用CPU部分占的面积去估算，算完了回来告诉大家一声。
4000
【在 r******y 的大作中提到】
: 你自称是专业人员，最新应该比我更容易找到数据，而不是用些老数据糊弄我这这不专
: 业的。
: a9是和atom接近同时代的，你会说相差太大不好比，powerpc 1000万的时候，奔腾4000
: 万，当时powerpc不比奔腾性能差。
|
d******c
发帖数: 2407 | 26 根本不用和他纠缠了，浪费时间
从管子数量评估设计成本，多么奇葩的逻辑。
什么叫设计成本？研发成本？那把开发中心换到中国不就降低设计成本了？所以要比较
两个公司设计成本，考虑不考虑双方工资水平差异？
比较设计成本有什么用？这概念是他生造出来的吧？
【在 z*n 的大作中提到】
: 我记得和你说过所谓的RISC/CISC比较是10年20年前的老古董，对于现代的CPU设计不
: apply, 译码器的管子数目没有什么大变化，后面的微码流水在branch prediction/OOE出
: 来后复杂性迅速增长。所谓的一个比另一个“简单”现在还在提就是民科。 把那时候
: 的CPU翻出来才是驴唇不对马嘴。
: 你是不是想说你其实没有数据？ 那你怎么得出的当代CPU ARM管子”少很多”？能不能
: *诚实的*回答问题？
: z2760据找到的数据看有140M transistors total, 我给过你die picture, 你自己可以
: 去用CPU部分占的面积去估算，算完了回来告诉大家一声。
:
: 4000
|
r******y
发帖数: 3838 | 27 最新cpu的数据我没有。要比就是同时代功耗／性能差不多的比较。
就拿当时a9和atom比，也少很多，你认为没可比性我也不好说什么。
我承认我有的东西凭看一些帖子的印象。
但你作为专业人士能不能*诚实些*，别只挑对明显偏颇的例子。
140M你是怎么得出的？T3 40nm反到比32nm z2760多很多，你想可能吗。
【在 z*n 的大作中提到】
: 我记得和你说过所谓的RISC/CISC比较是10年20年前的老古董，对于现代的CPU设计不
: apply, 译码器的管子数目没有什么大变化，后面的微码流水在branch prediction/OOE出
: 来后复杂性迅速增长。所谓的一个比另一个“简单”现在还在提就是民科。 把那时候
: 的CPU翻出来才是驴唇不对马嘴。
: 你是不是想说你其实没有数据？ 那你怎么得出的当代CPU ARM管子”少很多”？能不能
: *诚实的*回答问题？
: z2760据找到的数据看有140M transistors total, 我给过你die picture, 你自己可以
: 去用CPU部分占的面积去估算，算完了回来告诉大家一声。
:
: 4000
|
r******y
发帖数: 3838 | 28 你比intel和arm厂商都聪明。
你认为arm厂商包括nv，高通，apple工资比intel低很多？
【在 d******c 的大作中提到】
: 根本不用和他纠缠了，浪费时间
: 从管子数量评估设计成本，多么奇葩的逻辑。
: 什么叫设计成本？研发成本？那把开发中心换到中国不就降低设计成本了？所以要比较
: 两个公司设计成本，考虑不考虑双方工资水平差异？
: 比较设计成本有什么用？这概念是他生造出来的吧？
|
r******y
发帖数: 3838 | 29 我的估算是400-500m, 你告送我你是怎么算的，我在说我的估算方法。
【在 r******y 的大作中提到】
: 最新cpu的数据我没有。要比就是同时代功耗／性能差不多的比较。
: 就拿当时a9和atom比，也少很多，你认为没可比性我也不好说什么。
: 我承认我有的东西凭看一些帖子的印象。
: 但你作为专业人士能不能*诚实些*，别只挑对明显偏颇的例子。
: 140M你是怎么得出的？T3 40nm反到比32nm z2760多很多，你想可能吗。
|
p***o
发帖数: 100 | 30 atom的core从08到现在没有很大的变化，根据microprocessor report, 实际上这core
连14million都不到，这512KB L2 cache却占了30million.
【在 r******y 的大作中提到】
: 你这是偷换概念，47M是ATOM 2008年的数据，你认为最新的atom还一样。
: 要比去和2008年的arm比吧。
|
|
|
p***o
发帖数: 100 | 31 400million? 你是指整个SOC吧？
【在 r******y 的大作中提到】
: 我的估算是400-500m, 你告送我你是怎么算的，我在说我的估算方法。
|
z*n
发帖数: 2893 | 32 http://www.techpowerup.com/cpudb/1437/Intel_Atom_Z2760.html
z2760整个SoC 140M管子.
最新的CPU数据你没有你就能凭空得出那"少得多"的结论? 我十分好奇你这"也少很多"
是怎么得出来的, 靠猜?
【在 r******y 的大作中提到】
: 最新cpu的数据我没有。要比就是同时代功耗／性能差不多的比较。
: 就拿当时a9和atom比，也少很多，你认为没可比性我也不好说什么。
: 我承认我有的东西凭看一些帖子的印象。
: 但你作为专业人士能不能*诚实些*，别只挑对明显偏颇的例子。
: 140M你是怎么得出的？T3 40nm反到比32nm z2760多很多，你想可能吗。
|
r******y
发帖数: 3838 | 33 你确认是整个SoC？
我是根据diesize／制程的平方。
t2: 260M(你的数据）
t3：260M*(80/49)* (65*65)/(40*40)=260M*4.3
Z2760: 260M*(65/49)* (65*65)/(32*32)=260M*5.47
除非intel的稀疏很多，整个SoC 140M是不太可能的, 如果260M是正确的。
size100多 sandy bridge的都500M管子了。
【在 z*n 的大作中提到】
: http://www.techpowerup.com/cpudb/1437/Intel_Atom_Z2760.html
: z2760整个SoC 140M管子.
: 最新的CPU数据你没有你就能凭空得出那"少得多"的结论? 我十分好奇你这"也少很多"
: 是怎么得出来的, 靠猜?
|
z*n
发帖数: 2893 | 34 这你需要去问techpowerup, 这也算个知名网站, 不应当犯低级错误. 从ATOM family的
CPU之间的关系看, 这数字是consistent的, 没有GPU的小于50M, 一旦有On-Die GPU,
就是120M+.
你那估计方法明显是错误的, 首先t2是40nm工艺, 其次不能用平方关系, 再其次不同的
设计,包括t2到t3, 恐怕不能用die size简单做对比.
谈了这么多, 我希望你诚实的承认你那"少得多"其实没有任何事实依据.
其实所有的数据都指明CPU的管子在整个die上面是小头, 整个CPU恐怕还不如cache用的
管子多, CPU+cache恐怕也顶不上个GPU.
【在 r******y 的大作中提到】
: 你确认是整个SoC？
: 我是根据diesize／制程的平方。
: t2: 260M(你的数据）
: t3：260M*(80/49)* (65*65)/(40*40)=260M*4.3
: Z2760: 260M*(65/49)* (65*65)/(32*32)=260M*5.47
: 除非intel的稀疏很多，整个SoC 140M是不太可能的, 如果260M是正确的。
: size100多 sandy bridge的都500M管子了。
|
r******y
发帖数: 3838 | 35 65nm是你提供的数据。你为了说明t3管子很多，糊弄我？
你这样已经2次了，我们没有必要谈“诚实”。
而且，你偏盯着arm中能耗最多的t3，就是你所谓的“科学”态度？
【在 z*n 的大作中提到】
: 这你需要去问techpowerup, 这也算个知名网站, 不应当犯低级错误. 从ATOM family的
: CPU之间的关系看, 这数字是consistent的, 没有GPU的小于50M, 一旦有On-Die GPU,
: 就是120M+.
: 你那估计方法明显是错误的, 首先t2是40nm工艺, 其次不能用平方关系, 再其次不同的
: 设计,包括t2到t3, 恐怕不能用die size简单做对比.
: 谈了这么多, 我希望你诚实的承认你那"少得多"其实没有任何事实依据.
: 其实所有的数据都指明CPU的管子在整个die上面是小头, 整个CPU恐怕还不如cache用的
: 管子多, CPU+cache恐怕也顶不上个GPU.
|
z*n
发帖数: 2893 | 36 我最后再问你一遍, 请正面回答问题,
你那管子"少很多"的说法的数据根据是什么? 你顾左右而言他这么多贴子, 一直没有给
一个答案.
没有数据, 你就直接得出了"少很多"的结论, 这就是扯淡, 更可笑的是还拿这个做论据
说明"构架优势". 说了你这是信仰.
【在 r******y 的大作中提到】
: 65nm是你提供的数据。你为了说明t3管子很多，糊弄我？
: 你这样已经2次了，我们没有必要谈“诚实”。
: 而且，你偏盯着arm中能耗最多的t3，就是你所谓的“科学”态度？
|
p***o
发帖数: 100 | 37 我觉得大家有些跑题了，本来我们是讨论这个x86支持在芯片上的overhead有多大，从
我前面找到的数据来看因该小于3million（我假设20%overhead over 14Million total
core gate count,这已经是很高的假设了），这个量级的数字对现在200-300million
的片子来说，是很小很小的开销。
【在 r******y 的大作中提到】
: 65nm是你提供的数据。你为了说明t3管子很多，糊弄我？
: 你这样已经2次了，我们没有必要谈“诚实”。
: 而且，你偏盯着arm中能耗最多的t3，就是你所谓的“科学”态度？
|
r******y
发帖数: 3838 | 38 说了凭看帖的印象，和size，制程的估计。
你顾左右而言他贴子不少吧，而且我说过的，你还要让我反复提。
精确的数据是你们专业人士关心的事，但也不该用这个糊弄外行。
【在 z*n 的大作中提到】
: 我最后再问你一遍, 请正面回答问题,
: 你那管子"少很多"的说法的数据根据是什么? 你顾左右而言他这么多贴子, 一直没有给
: 一个答案.
: 没有数据, 你就直接得出了"少很多"的结论, 这就是扯淡, 更可笑的是还拿这个做论据
: 说明"构架优势". 说了你这是信仰.
|
d*********8
发帖数: 2192 | 39 纯CPU的管子数在整个芯片系统中比重的确很低。CACHE就占一大块了。
所以纯比CPU没多大意思，还是要看整个系统。
所以现在说RISC比X86效能功耗比强，的确比较牵强。
要看具体的系统。 |
z*n
发帖数: 2893 | 40 咱们不需要再讨论你那不着边的"管子少"的"印象"如何来的, 说了很多次, 你可以根据
信仰下任何断言, 我们尊重你的信仰自由.
现在可查的数据是t2 260M transistors, Z2760 140M transistors. 前面有朋友计算
过了, 这里面译码器用3M管子就了不得了.
你能不能正面回答大家, 你*现在*有没有数据支持你那"管子少很多"的断言?
【在 r******y 的大作中提到】
: 说了凭看帖的印象，和size，制程的估计。
: 你顾左右而言他贴子不少吧，而且我说过的，你还要让我反复提。
: 精确的数据是你们专业人士关心的事，但也不该用这个糊弄外行。
|
|
|
s*******r
发帖数: 310 | 41 实在受不了你的帖子了，是你说RISC比CISC强，其它都“差不多”的情况下
晶体管“少很多”，然后让对方辩友帮你找数据支持你的信仰？真是笑死人了。
【在 r******y 的大作中提到】
: 说了凭看帖的印象，和size，制程的估计。
: 你顾左右而言他贴子不少吧，而且我说过的，你还要让我反复提。
: 精确的数据是你们专业人士关心的事，但也不该用这个糊弄外行。
|
r******y
发帖数: 3838 | 42 这又不是打官司，是为了把事情搞清楚。各自对“差不多”“少很多”不同的理解，有
些公平些的数据对理解这个论题都有好处。
【在 s*******r 的大作中提到】
: 实在受不了你的帖子了，是你说RISC比CISC强，其它都“差不多”的情况下
: 晶体管“少很多”，然后让对方辩友帮你找数据支持你的信仰？真是笑死人了。
|
s*******r
发帖数: 310 | 43 你要么就自己去找数据支持自己的观点，要么就接受最新atom平台的功耗性能
可以和任何A9相媲美（我不强调完胜T3因为它不是最强的A9 SOC）的事实，因为
这是有数据和用户体验支持的。
【在 r******y 的大作中提到】
: 这又不是打官司，是为了把事情搞清楚。各自对“差不多”“少很多”不同的理解，有
: 些公平些的数据对理解这个论题都有好处。
|
b*****n
发帖数: 1492 | 44 原来Intel的老atom耗电高是因为不分区下电。现在Intel的新soc也是分区下电了。功
耗就下来
了。 这是设计理念的问题。另一个设计理念的改变就是可靠性。Intel原来的标准都是
服务器级别的，可靠性高，但耗电也大。现在分开了。Intel还要挣扎几年。设计了理
念的改变不是一天能完成的。
以后不要再空谈管子数目了。我有100个管子。但我分成10个区。用不到的区就下电。你
有50个管子， 但是始终上电。你说我们的功耗谁大？ |
h**g
发帖数: 94 | 45 Intel smartphone chips as energy-efficient as competitors', report concludes
http://www.mercurynews.com/business/ci_22210991/intel-chips-ene |
