r***0
发帖数: 406 | 1 FPGA is usually 1.5 generation ahead of ASIC. So the Moore's law will first
hit FPGA.
至于FPGA，感觉受摩尔定律影响不那么大 |
|
e*******s
发帖数: 147 | 2 大家好！
我刚拿到芝加哥一家trading firm的onsite邀请，职位是FPGA developer，但电面时我
问过面试官，详细介绍一下该FPGA职位，面试官说由于种种考虑，暂时不方便说相关细
节。
那请问前辈们知道在这种trading公司做FPGA是具体做什么的吗？该如何准备面试？非
常感谢！ |
|
m****0
发帖数: 64 | 3 可以去做trading，基本上HFT都会用FPGA,
Intel 现在把FPGA发到他们的plaform里面，以后server会有不少需要 (intel 成功的
话)
可以去军工的话，那些行业基本都用FPGA.
以上的都不容易进，还是学java吧 |
|
k*******d
发帖数: 1340 | 4 FPGA开发周期不算太长吧，就是写Verilog/VHDL放到板上一下。我搜到过一个Columbia
的CS硕士课程project，就做出了ITCH book builder.而且现在很多公司提供现成的
solution。FPGA的问题是要雇专人搞，所以成本还是偏高。
FPGA搞比特币都太慢了，现在ASIC都出来了，那个才是开发周期长. |
|
e*******s
发帖数: 147 | 5 大家好！
我刚拿到芝加哥一家trading firm的onsite邀请，职位是FPGA developer，但电面时我
问过面试官，详细介绍一下该FPGA职位，面试官说由于种种考虑，暂时不方便说相关细
节。
那请问前辈们知道在这种trading公司做FPGA是具体做什么的吗？该如何准备面试？非
常感谢！ |
|
c*******d
发帖数: 353 | 6 I have purchased a xilinux spartan 3a starter kit board and learnt some
verilog and programmed simple fpga applications. For example:
"FPGA: LCD display from RS232 interface
After more than a month's of studying of verilog and fpga design, I am proud
to present the result of my first mini-project. Controlling Spartan3A LCD
display with RS232 serial interface from a host computer. The setup is very
simple:
minicom (linux host) <------> RS232 (J27) <-------> LCD (DISP1)
I used the 2 serial interfa |
|
C********w
发帖数: 1724 | 7 传统的那种芯片集成电路产业,未来日渐无法满足快速增长的需要.
象 FPGA 这种, 有一定柔性,可以按用户的需要,随时定制功能的,会是未来的趋势.
FPGA 有点儿和人的大脑类似, 只要神经元足够多,就能应付一切.
运算能力,可以通过训练和学习,或者编程, 逐渐提高.
------------- |
|
v****n
发帖数: 14 | 8 I am posting this information for my friends. He is a manager in a super
big company, and he is doing a special project. He need a intern that can
work immediately for 6-monthes or more.
I am not allowed to tel more information about him/job/company. But I am
100% sure you want the offer when the HR contact you.
So, if you have interest, please send the resume to [email protected]
/* */ When
the HR contact you, you will know everything, you can deny the on-phone or
on-site interview, b... 阅读全帖 |
|
v****n
发帖数: 14 | 9 I am posting this information for my friends. He is a manager in a super
big company, and he is doing a special project. He need a intern that can
work immediately for 6-monthes or more.
I am not allowed to tel more information about him/job/company. But I am
100% sure you want the offer when the HR contact you.
So, if you have interest, please send the resume to [email protected]
/* */ When
the HR contact you, you will know everything, you can deny the on-phone or
on-site interview, b... 阅读全帖 |
|
s********e
发帖数: 425 | 10 之所以把FPGA compiler这个组名列出来，是因为他们问的问题主要是针对他们每天做
的工作提出的问题。所以可能这些问题只针对这个组有参考性。另外也可以看出一个规
律就是，各个组是针对自己每天都做什么东西来问问题的。
面试是两个人问的。
首先是他们简要介绍了一下他们要做的工作，就是做基于FPGA的LabView。
然后一个人问了一个Behavior question: Given a specific example of how your
debug your code.
我举了一个写Simulated Annealing算法时候的例子。
另一个人熟悉Simulated Annealing，于是他就继续问我你用这个算法解决的是什么问
题。
然后其中一人说，我们做这个工作既要对硬件知识有所掌握，又要对软件了解。所以他
们开始问一些硬件方面的概念型问题，比如什么叫Synchronize circuit（有个global
clock），什么决定了Max clock frequency（longest combinational logic path），
如果pipeline一个circ... 阅读全帖 |
|
s********e
发帖数: 425 | 11 在Austin, TX。我觉得是偏FPGA多一点。数据结构也是现学现卖的。
LabVIEW根本没用过其实。。。我是FPGA用的多。 |
|
s**9
发帖数: 207 | 12 我三年前还想过这个呢。当时看到英国一个学校有人搞这个。不过感觉一个fpga比一个
cpu core贵多了也慢多了，不觉得是个好方向。也许对特定应用有价值。
不是fpga 专家，说的可能不准。 |
|
x****k
发帖数: 2932 | 13 个人觉得没必要,如果对方有10年以上经验的fpga developer守门的话,你还不如多多把
fpga/verilog之类的准备一下. |
|
v****n
发帖数: 14 | 14 I am posting this information for my friends. He is a manager in a super
big company, and he is doing a special project. He need a intern that can
work immediately for 6-monthes or more.
I am not allowed to tel more information about him/job/company. But I am
100% sure you want the offer when the HR contact you.
So, if you have interest, please send the resume to [email protected]
/* */ When
the HR contact you, you will know everything, you can deny the on-phone or
on-site interview, b... 阅读全帖 |
|
发帖数: 1 | 15 本人国内博士，在新加坡做博后，为了家人孩子打算到美帝工业界拼一拼，求兄弟们给
个内推机会，不胜感激！
方向：
FPGA
parallel computing and acceleration
high speed real time image processing
embedded system and hardware
从硕士开始做fpga系统，博士期间做了很多视觉测量和导航的项目，毕业至今2年。尚
未有H1b。
十分感谢！版内投条我发CV。 |
|
发帖数: 1 | 16 觉得FPGA做加速在云计算上还是大有可为。发展的大趋势是大数据量在终端预处理，中
小数据量直接放在云端了，简化终端设计。这样对云端的服务能力要求增加了，不是简
单靠增加服务器数量能解决的，对特定应用用FPGA做加速还是有市场的。现在多少公司
因为云端能力不足要租用大公司的云服务呢。貌似谷歌微软IBM都在做云端构架优化。 |
|
u***1
发帖数: 9 | 17 湾区公司招senior RTL/FPGA engineer全职, 办H1B, 顺利的一周入职.
Silicon Valley AI start-up Novumind is looking for ASIC Design Engineers to
develop next-gen computing engine for Deep Learning. You will be working
closely with architects and other design engineers to generate micro-
architecture, RTL design, and/or verification plan. You are also expected to
debug, fix, and validate the design on FPGA.
Novumind just received series A funding, and is accelerating product
development.
欢迎发简历给我: [email protecte... 阅读全帖 |
|
v****n
发帖数: 14 | 18 I am posting this information for my friends. He is a manager in a super
big company, and he is doing a special project. He need a intern that can
work immediately for 6-monthes or more.
I am not allowed to tel more information about him/job/company. But I am
100% sure you want the offer when the HR contact you.
So, if you have interest, please send the resume to [email protected]
/* */ When
the HR contact you, you will know everything, you can deny the on-phone or
on-site interview, b... 阅读全帖 |
|
发帖数: 1 | 19 本人国内博士，在新加坡做博后，为了家人孩子打算到美帝工业界拼一拼，求兄弟们给
个内推机会，不胜感激！
方向：
FPGA
parallel computing and acceleration
high speed real time image processing
embedded system and hardware
从硕士开始做fpga系统，博士期间做了很多视觉测量和导航的项目，毕业至今2年。尚
未有H1b。
十分感谢！版内投条我发CV。 |
|
S*p
发帖数: 1483 | 20 地点： PA/Berwyn, great Philly area
Overview:
In the role of Principal FPGA Architect, you will provide leadership,
expertise, and hands-on FPGA development to create and support complex
embedded systems for wireless location applications. Your technical and
project leadership talent will drive development of new products and
existing product enhancements. You will serve as both a mentor for other
engineers and source of expert knowledge across the LMU team and the company.
Responsibilities:
A te |
|
|
L********r
发帖数: 59 | 22 FPGA Engineer:
1. Familiar with Xilinx FPGA system
2. Familiar with Cadence Palladium
3. DSP and communication background is a plus
Analog IC design Engineer (SERDES)
1. Familiar with I/O design
2. Familiar with high-speed serdes
3. Experience on PCIe/SATA and DDR
Analog IC design Engineer (SRAM)
1. Responsible for design and verification of integrated IP blocks
2. Responsibilities could include analog and digital simulation, static
timing analysis, electrical rules verification, contention an... 阅读全帖 |
|
s*******d
发帖数: 17566 | 23 【 以下文字转载自 Travel 讨论区 】
发信人: HighF (一灯), 信区: Travel
标 题: 回国行李箱带FPGA加大量导线会不会被当恐怖分子？
发信站: BBS 未名空间站 (Mon Jul 19 00:56:05 2010, 美东)
发信人: HighF (一灯), 信区: SanFrancisco
标 题: 回国行李箱带FPGA加大量导线会不会被当恐怖分子？
发信站: BBS 未名空间站 (Mon Jul 19 00:50:33 2010, 美东)
需要到香港做些试验。。带PCB版，导线，开发板等等 |
|
k****f
发帖数: 3794 | 24 asic很贵的。fpga价格便宜量又足
有没有用fpga挖，应该比显卡要快。 |
|
发帖数: 1 | 25 非常感谢，原来还有DMI来连接南桥。这样子就是说接上FPGA不会影响读取速度吧？DMI
和 PCIe 是并行的吧？ 但是我看的wiki说DMI的CPU-PCH最大3.93G/s,这是不是说最多
还是x4的工作速度如果和FPGA和CPU链接工作的话？但是6700上说的是8G／s的DMI bus
，所以其实不太清楚那4G去了哪里。
还有个问题想请教下，用志强Xeon和酷睿有什么区别吗，实验室环境下的控制采集处理
，不算太复杂可能，但是肯定比一般计算机要求高一些，需要买workstation 板卡加至
强处理器吗？还是普通的gaming 板卡和酷睿处理器就可以了，主要是实验室没有钱，
所以不能直接顶配，但是又怕普通的实现不了要求，多谢。 |
|
i*****o
发帖数: 1714 | 26 哈，其实goodbug和魏老师至今的争论和解码的不同方法有类似。有人用无数电脑一起
解一个码，有人用fpga解码。
不过nsa用的是fpga。
★ 发自iPhone App: ChineseWeb 8.6 |
|
n****1
发帖数: 1136 | 27 FPGA数据库也有很好的解决方案， 就是Netezza, 这个与hadoop完全不是一个思路，但
性能也很好。
大家说说做个个general purpose FPGA framework的startup有前途么? 不一定要在
high level synthesis上有多领先， 关键在于把这个概念推向主流，进入非硬件公司
的CTO/CIO的视野中。 |
|
N******K
发帖数: 10202 | 28 把c++的代码直接翻译到fpga里面？
还是像单独编写fpga那样？
。” |
|
t**********r
发帖数: 1497 | 29 FPGA方向个人发展潜力没有码农潜力大吧，但就收入之类的来说 |
|
j***j
发帖数: 324 | 30 这么低得采样频率，FPGA ＆ DSP 都可以很轻松得完成。
用dsp 会更简单一些，因为可以直接用c 编程，做计算更容易。
用FPGA 更efficient 而且可以速度更快，但你这个速度根本不需要更快得速度。
do
sampled
is,
every
fft
immplement |
|
m******k
发帖数: 183 | 31 数据精度也有关系。
dsp专门用来做fft这些运算，速度应该比同频fpga或者microcontroller的快一些。
32bit已经做的很快了。除非你想把算法用硬件实现，fpga肯定是最快的。不过你的速
度要求不是那么高，如果精度不是很高的话。
do
sampled
is,
every
fft
immplement |
|
c*******d
发帖数: 353 | 32 I have done a couple of small fpga projects with verilog. I am
looking for some follow-up fun projects to increase my experience and
exposure to FPGA/verilog?
I am thinking of interfacing with the memory
blocks on the xilinx board and do some memory IO there. I've recently
done a music player through serial interface. I want to use the
onboard USB interface or ethernet interface, but I am not sure how to
proceed. The usb interface is currently used to program the board and
the ethernet i |
|
b****y
发帖数: 44 | 33 Master一直做软件，PhD准备偏向于FPGA的方向。不知道现在FPGA就业状况怎么样？谢
谢 |
|
r****r
发帖数: 1693 | 34 FPGA的成本比ASIC低？
一般用选择FPGA都是想先抢占一步市场把
开发时间短,风险低.
然后大部队在跟上作ASIC |
|
w*****r
发帖数: 348 | 35 老板说要我自己拿主意选一个方向的research topic，我本身一直在和FPGA打交道，而
老板则是做LOWER POWER的，想请问大家，有没有什么比较好的research topic吗？最
好与这两者之一相关的，FPGA的lower power design怎么样，有人做这个吗？或者是
reconfigurable computing? 因为我将来想进industry，所以想选一个比较能找到工作
的research topic，请大家推荐一些，先在这里谢过了! |
|
l*****x
发帖数: 3431 | 36 signal processing, 现在TI那边advanced signal processing lab都在转移到FPGA上，
还有一些军用/医用的设备，如SAR radar/CT,MRI(核磁扫描)之类，现在的趋势是small
area/power，FPGA就是个很好的平台 |
|
G******y
发帖数: 86 | 37 Does anyone know FPGA with rich interconnect resources?
I want a FPGA in which each cell has more than 1 communication wire with its
neighbors, any recommendations? thanks! |
|
l*****x
发帖数: 3431 | 38 maybe you can check Dini Group's products, if you are looking for a FPGA
board which integrated multiple FPGA chips and good inteconnects between
each other.
its |
|
w****3
发帖数: 27 | 39 楼主能否写一个计数器到200归零循环计数的计数器代码来看看是否professional
style，
从module开始,endmodule结束。
verilog就好象C，
只是一门语言而已，
数字设计最重要的是算法，系统
但是这些，只要你的数学基础够，其实学不学都无所谓的。
估计楼主只是用FPGA做了一些verilog，要么是ISE，要么是Quartus。
VLSI还包含很多东西，从前端到后端，相关工具软件也很多。
可能可以出去应聘FPGA，但是如果VLSI可能差一点点。
没有别的意思，
只是希望大家能够相互学习交流补强自己。 |
|
a****l
发帖数: 8211 | 40 I think you can compile your matlab.c functions to fpga forms(called IP by
NI), they NI labview can directly integrate those IP into labview fpga. |
|
l*****x
发帖数: 3431 | 41 1. FPGA(尤其是Xilinx)的hardware capability是由它的集成的Slice,Multiplier和
block RAM数目来决定;同时FPGA上还会集成一到两个PowerPC，那个可以跑一些简单的C
程序,但Matlab不行；
2. Xilinx 提供一些toold诸如AccelDSP，可以实现Maltab->HDL conversion,
Mathwork提供的simulink也有类似的功能；还有些start-up诸如ImpulseC，可以实现C-
>HDL conversion;但是这三个都不是免费的；
3. NI Labview看起来是比较现实的选择 |
|
r*****e
发帖数: 620 | 42 这套东西不算太难，FPGA是小事情，几行verilog就搞定了
从FPGA到PC的interface麻烦一点，最好有现成的库可以用
opal kelly的平台做的还行 可以试一试
google |
|
|
b*******2
发帖数: 2121 | 44 小心的问一句:
如果说用FPGA就能实现这些DAQ功能的话. 那用几百块钱的FPGA自己做一个DAQ,和花几
十k去买一个DAQ card,本质区别是什么呢?
google |
|
|
a**i
发帖数: 419 | 46 我想他的意思是：如果只是简单的把ADC上采集到的信号直接送进PC的话，PC可能会
来不及做实时处理。比如对所有的信道做实时的短时傅立叶变换，这个运算量多半
PC是受不了的，这就可能需要用FPGA上的硬件进行并行运算了。如果将来你们对信号
预处理的算法改变了，只要改改FPGA上的代码就行了 |
|
b*******2
发帖数: 2121 | 47 本身想法确实是要在FPGA上进行硬件运算. 就是不知道对新手来说难度多大.
记得之前有做过group project,用FPGA把ADC采集到的信号收进来,存在SDRAM里面,再通
过labview把RAM里的数据读出来存到PC. 不过速度特别慢,还只有一个channel信号, 也
不是实时处理和显示. |
|
c*******o
发帖数: 62 | 48
你可以用PXI或者cRIO平台,cRIO比较便宜一点
http://www.ni.com/compactrio/whatis.htm
根据你讲的,你需要chasis+embedded controller+ai module1个+ao module1个(?)
基本流程ai->fpga@chasis->ao或者ai->fpga<->embedded controller<->PC显示
参考下面两张图,你应该你了解我在说什么 |
|
a**i
发帖数: 419 | 49 我觉得不至于。fpga好歹也算transferable skill，能做fpga的肯定能做数字集成
电路，不会没工作的。 |
|
t********t
发帖数: 5415 | 50 能做fpga的往大了说能做数字前端, 后端基本没戏. 做fpga还懂layout的不多吧... |
|
