y****1
发帖数: 119 | 1 各位朋友，请问你们有人知道美国有没有治疗NMO （Neuromyelitis Optica），中文叫
视神经脊髓炎， 这种病比较好的药物啊。。。我也是替焦急的国内朋友问的。谢谢！ |
|
a******w
发帖数: 898 | 2 TPAP and NMO 能否直接氧化二醇成嘎么-内酯？ 就是5圆环内酯 |
|
m**c
发帖数: 168 | 3 design inverter，width of pmos = 2~3 nmos due to mobility reason, (un=2~3up)
，then both on-resistances are the same, thus rising and falling time the
same, and then?
1 then? Why rise and fall time should be the same?
2 noise margin?
3 design for analog or digital are the same request? |
|
b****r
发帖数: 83 | 4 inverter中width ratio是由switching point决定的吧，
也就是一般情况希望在输入为Vdd/2时，输出也为一半
此时经过pmos和nmos电流相同
beta_n/2*(Vsp-Vthn)^2=beta_p/2*(Vdd-Vsp-Vthp)^2;
Vsp = Vdd/2;
设Kpn=3Kpp,得Wp=3Wn
如果switching point不在中点，比如过高4/5Vdd，如果信号在Vdd，刚下降Vdd/5，
inverter已经工作，如果信号在GND，要让输入到达4/5Vdd，inverter才工作
baker的书有很好解释
3up) |
|
b******8
发帖数: 24 | 5 The NMO is recognized as a distinct CNC inflammatory demyelinating disease
now. The revised diagnostic criteria for definite neuromyelitis optica (NMO)
, proposed by Mayo clinic, require optic neuritis, myelitis, and at least
two of three supportive criteria: MRI evidence of a contiguous spinal cord
lesion 3 or more segments in length, onset brain MRI nondiagnostic for
multiple sclerosis, or NMO-IgG seropositivity. But there is varied forms of
the NMO too.
The treatment for the NMO included, |
|
h******g
发帖数: 36 | 6 【 以下文字转载自 EE 讨论区 】
发信人: huoqiang (job-seeking-period), 信区: EE
标 题: 【面试问题求助】NAND哪个input更快？
发信站: BBS 未名空间站 (Fri Jan 31 13:33:18 2014, 美东)
大家好~~问个面试时候问道的问题
Which input of 2 input NAND gate is faster. ? Why ?
Input that is closes to the output node of NAND gate is faster. It’s input
A in above figure. This is because of we assume that the NMOS closest to the
Vss is already turned on than Vss has effectively moved to the source of
the NMOS near the output of the NAND gate (between A & B NMOS) and he... 阅读全帖 |
|
h******g
发帖数: 36 | 7 我理解是，同时给pull down的两个NMOS low_to_high. 下面的NMOS还没完全开，
resistance比较大，Vss传的较慢；当Vss传到 上面NMOS的source时候，这个靠近
output的NMOS已经全开，resistance比较小。。这样解释可以么？ |
|
a*****g
发帖数: 19398 | 8 Weiqi and Math From Singapore (zz)
My child has learned Weiqi for 4+ years. From my experience and what I obser
ved on other Weiqi kids, they have very good school performance, especially
in math.
I don't have any statistic analysis results for these Singapore Weiqi kids,
what I can show you are only some examples of these real kids. During last s
everal years, I have also collected information regarding why and how Weiqi
can improve children's intelligence, concentration, memory ability. I woul... 阅读全帖 |
|
a*****g
发帖数: 19398 | 9 Weiqi and Math From Singapore (zz)
My child has learned Weiqi for 4+ years. From my experience and what I obser
ved on other Weiqi kids, they have very good school performance, especially
in math.
I don't have any statistic analysis results for these Singapore Weiqi kids,
what I can show you are only some examples of these real kids. During last s
everal years, I have also collected information regarding why and how Weiqi
can improve children's intelligence, concentration, memory ability. I woul... 阅读全帖 |
|
a*****g
发帖数: 19398 | 10 Weiqi and Math From Singapore (zz)
My child has learned Weiqi for 4+ years. From my experience and what I obser
ved on other Weiqi kids, they have very good school performance, especially
in math.
I don't have any statistic analysis results for these Singapore Weiqi kids,
what I can show you are only some examples of these real kids. During last s
everal years, I have also collected information regarding why and how Weiqi
can improve children's intelligence, concentration, memory ability. I woul... 阅读全帖 |
|
h******g
发帖数: 36 | 11 大家好~~问个面试时候问道的问题
Which input of 2 input NAND gate is faster. ? Why ?
Input that is closes to the output node of NAND gate is faster. It’s input
A in above figure. This is because of we assume that the NMOS closest to the
Vss is already turned on than Vss has effectively moved to the source of
the NMOS near the output of the NAND gate (between A & B NMOS) and hence
there is less resistive path now.
意思就是离output近的NMOS速度快？这段解释不太明白。。求大家帮忙讲一下 |
|
发帖数: 1 | 12 华为为何在美国遭打压受气？因为中国40年扔了这个小零件
2018-01-17 08:51
华为
/
计算机
/
英特尔
来源：内容来自手抄报 ，谢谢。
这篇文章很长，披露了中国40年GDP高速增长和印钞机轰鸣掩盖下高科技和制造业衰落
的真相。
当华为手机在美国的广告已经挂起，由于美国国会18位议员的反对，美国最大的电讯运
营商AT&T撕毁协议，华为手机进军美国市场再次受阻。
华为高管余承东哭了，中国人气了！
可是，生气有什么用呢？
美国人从来就是这么霸道，他们没有丝毫的信用。
他们将中国看作美国商品高价销售的市场，却不准中国产品进入美国市场。
多少美国产品在中国畅通无阻，市场已经完全开放，美国人还说你不开放。可是美国市
场却对中国企业严密封锁。打压华为和中国企业这不是第一次，而是一直打压封锁。
面对这种不公平，华为只能忍受，中国人只能气愤，也只能接受。你几乎没有反抗的能
力。
为什么？
因为，包括华为，中国的电子产品的命门都捏在美国的手里。
这个命门，就是芯片。
手机就是一部微型化集成化的电脑，它集成了原来的电脑、手机、娱乐等一系列功能，
小型化功能强大，需要的芯片就越精密，韩日德台有... 阅读全帖 |
|
s*u
发帖数: 13 | 13 对于bjt，e，b，c电极上的电压分别是Ve,Vd,Vc；
对于mos，s，g，d电极上的电压分别是Vs,Vg,Vd；
在bipolar电路里，常常有许多bjt的c电极接在一起，接在最高电位上；许多bjt的e电
极接在一起，接在最低电位上。因此通常称最高电位为Vcc，最低电位为Vee。
在早期nmos电路里，常常是有许多nmos的d电极接在一起，接在最高电位上；许多nmos
的s电极接在一起，接在最低电位上。因此通常称最高电位为Vdd，最低电位为Vss。 |
|
i******n
发帖数: 15 | 14 left one (first) is right.
the current is well defined,
i is about deltaVGS(NMOS) / R
look at the second pic, if the right side current has a little bit increase,
the NMOS gate voltage goes up, make the left side current go up, then
through the pmos mirror, make the right side current even bigger.
now look at the first pic, if the right side current has a little bit
increase, through the pmos mirror, the nmos gate voltage must decrease, than
make the right side current smaller. |
|
s*****y
发帖数: 200 | 15 呵呵 看到好多同学都在讨论器件和电路的问题了 楼主的问题倒是被忽略了 我试着来
说说哈 不过楼主貌似不见了。。。
第四题的话 按照我的理解是该NMOS在大部分cases里面stronger,仅从电路层来理解是
因为PMOS靠空穴迁移的 NMOS靠电子的 空穴迁移率是电子的1/4 or 1/2,so PMOS的电流
驱动能力较低 而且相同尺寸下NMOS有高的输出电阻所以更适合用来做放大器对不 不过
有些情况下会利用到PMOS的这一能力 所以并不绝对
第三题求解释 楼主应该问的是oscilloscope吧 但是我不太懂这是啥意思 我纯属瞎蒙
就是2的resolution次方和data rate之间的某种关系吧。。。求高手解释
第二题 额 是Length
第一题 是不是说灵敏度呢 W/L u Cox 之类吧
抛砖引玉吧 我的回答也不确定
最好大家积极参与一些这类的问题 工作的同志可以给工程上的经验 读书的同志给点儿
书本上的理论知识呗
我看CS的面经超级多 我们太少了 EE要雄起啊
are
resolution? |
|
c*******c
发帖数: 726 | 16 我的理解是，NMOS的Vth受影响大，NMOS是PMOS衬底，然后h的迁移率低，那当升温时，
散射加剧，由于hole迁移率低，相同自由程散射几率大于e，因此同样条件下更不容易
耗尽，从而产生h耗尽的电压应当大于产生e耗尽电压，而Vth等于数值上等于两倍的耗
尽电压，因此升温时，NMOS的Vth变化更大
当时觉得合理就这么说了，对方貌似也没明说对不对 |
|
c*******c
发帖数: 726 | 17 Ja, Vth~2*|Ef-Ei|+Voltage Dropped on Gate Capacitance.
Maybe it's better to consider in this way.
When T increases, the intrinsic carrier generates. At that time, the
minority carrier should be considered dominant in affecting Ef.
In NMOS P sub, holes in V band are compensated and vice verse in PMOS C band
, so |Ef-Ei| decreases and Vth decreases.
Then consider the mobility thing. Since the mobility of electron is greater
than that of hole, scattering exists more often on holes than on electrons... 阅读全帖 |
|
c*******c
发帖数: 726 | 18 我的理解是，NMOS的Vth受影响大，NMOS是PMOS衬底，然后h的迁移率低，那当升温时，
散射加剧，由于hole迁移率低，相同自由程散射几率大于e，因此同样条件下更不容易
耗尽，从而产生h耗尽的电压应当大于产生e耗尽电压，而Vth等于数值上等于两倍的耗
尽电压，因此升温时，NMOS的Vth变化更大
当时觉得合理就这么说了，对方貌似也没明说对不对 |
|
c*******c
发帖数: 726 | 19 Ja, Vth~2*|Ef-Ei|+Voltage Dropped on Gate Capacitance.
Maybe it's better to consider in this way.
When T increases, the intrinsic carrier generates. At that time, the
minority carrier should be considered dominant in affecting Ef.
In NMOS P sub, holes in V band are compensated and vice verse in PMOS C band
, so |Ef-Ei| decreases and Vth decreases.
Then consider the mobility thing. Since the mobility of electron is greater
than that of hole, scattering exists more often on holes than on electrons... 阅读全帖 |
|
H****g
发帖数: 14447 | 20 1975年，北京大学物理系半导体研究小组，研制成功我国第一块三种类型的（硅栅NMOS
、硅栅PMOS、铝栅NMOS）1024位MOS动态随机存储器（RAM），它比美国Intel公司研制
的世界第一块硅栅N沟道MOSDRAM只晚了4年，是我国MOS集成电路技术和产业发展过程中
具有里程碑意义的事件。照片为北京大学校史陈列馆展示的器件，那时的日本、韩国、
台湾，能有什么电子工业？改革开放后，走上“以市场换技术”之路的中国电子工业，
三十年后换来了什么？ |
|
c*******g
发帖数: 7 | 21 版上很少见发EE的面经，发一个最近Qualcomm CDMA组analog/mixed signal design的
电面，fresh phd，结果未知，顺便攒人品。
除了职位基本介绍，phd项目问题，tech问题
1.differential input, common source NMOS，source连一起接一个NMOS做电流源负载
，drain接电阻Rd，输出，求dc增益。
2.Total Harmonic Distortion是不是能完全衡量一个电路的线性，如果接上Low pass
filter滤去高次谐波信号，线性是不是就改善了
3.Charge amplifier 的实现
4.Wilkinson ADC的问题
5.0.5um工艺的opamp，改成90nm工艺，W/L不变，I变小使I/W不变，增益和带宽怎么变
，如果I不变的话，增益和带宽怎么变。
6. 有没有industry经验，悲剧了。。。
最后希望大家找工作顺利 |
|
f*******r
发帖数: 5301 | 22 战备电台总的来说有手台, 车台和基站, 上一篇已经总体介绍过了:
http://mitbbs.com/article1/GunsAndGears/31475261_3_0.html
这一集专门说说车台. 为什么要专门配车台呢? 有这么几个理由:
1. 车体一般为金属结构, 手台在车内屏蔽严重. 当然, 如果你开碳纤维敞棚跑车就当
我没说.
2. 车台一般功率比较强大, 可以在50W-100W的水平.
3. 车上可以安装比较强大的天线, 高大的尺寸, 车顶巨大的地平面, 效果比手台天线
要好无数倍.
4. 人在美国, 身不离车, 无论何时遇到情况, 你身上可能什么都没有, 但是车一定在
附近, 而且电源足够操作电台很多小时.
所以车台是必要的. 一个好的战备车台应该有VHF/UHF/HF全波段通信能力, 我觉着基本
有两种配置方法.
* * * * * * * * * * * 电台配置 * * * * * * * * * * *
1. 双电台配置.
1.1 首先要装一个VHF/UHF FM电台, 这里面大路货就是YAESU FT 7900/8800系列, 买来
解锁就可以V/U全波段... 阅读全帖 |
|
f*******r
发帖数: 5301 | 23 原文出处：
http://beefcan.com/
战备电台总的来说有手台, 车台和基站, 上一篇已经总体介绍过了:
http://mitbbs.com/article1/GunsAndGears/31475261_3_0.html
这一集专门说说车台. 为什么要专门配车台呢? 有这么几个理由:
1. 车体一般为金属结构, 手台在车内屏蔽严重. 当然, 如果你开碳纤维敞棚跑车就当
我没说.
2. 车台一般功率比较强大, 可以在50W-100W的水平.
3. 车上可以安装比较强大的天线, 高大的尺寸, 车顶巨大的地平面, 效果比手台天线
要好无数倍.
4. 人在美国, 身不离车, 无论何时遇到情况, 你身上可能什么都没有, 但是车一定在
附近, 而且电源足够操作电台很多小时.
所以车台是必要的. 一个好的战备车台应该有VHF/UHF/HF全波段通信能力, 我觉着基本
有两种配置方法.
* * * * * * * * * * * 电台配置 * * * * * * * * * * *
1. 双电台配置.
1.1 首先要装一个VHF/UHF FM电台, 这里面大路货就是YAESU FT 7... 阅读全帖 |
|
a****r
发帖数: 387 | 24 HI FJCRUISER能否请教您一个问题。看了你的有关HAM RADIO文章后，我在EBAY上买了
一个YAESU FT-7900R/E， 但在接天线的时候，没注意到我的天线底座是NMO 型接口 （
我从AMAZON上买的：http://www.amazon.com/gp/product/B003H3DTIM/ref=oh_details_o05_s00_i00）所以不小心把RADIO上的antenna connector给弄坏了（不好意思，我是新新手），就是RADIO上天线接口中间的一个小柱子形状的（不知道是正极还是负极）东西给挤坏了，好象有四五片小金属长条，现在坏了两条了。想请问您两个问题：1）请问有没可能我自己去买一个新的天线接口，打开车台自己更换，难度大么？如果可以自己DIY，请问什么地方能买到这么一个新配件么？2）如果不更换，有没有这样一个转换接口可以连接这个FT-7900R/E和我的NMO 天线底座，如果有正式名称叫什么？什么地方可以买到。连接后，是否这个断了两条金属片的天线接口会极大影响到传输效果呢？
不好意思，问了很多问题，但根据您在MIT上所写的文章，我知道您是这方... 阅读全帖 |
|
C********e
发帖数: 219 | 25 小弟新学VLSI，异常郁闷，问个很弱的问题
图中NMOS旁边的P+和PMOS旁边的N+是做什么用的？
为什么一般电路图上NMOS的p+的gate在两个n+之间，pmos的n+的gate在两个p+之间，到
了这个截面图上就到旁边了？gate那里成了polysilicon？ |
|
j***u
发帖数: 26 | 26 我作了一个low pass filter, 我用一个PMOS作bias current, PMOS differential
input pair和NMOS active load作出一个简单的one stage amplifier，然后把ouput接
到negative input端,unity negative feedback,就形成了一个voltage follower。然
后我在output端和gnd间接了一个capacitor.模拟结果给出了output的dc average 和
input dc average有大概10mV的电压差。
可是我同时用NMOS differential pair和PMOS active load作了一个相对应的filter，
模拟结果显示这个output和input的dc average几乎相等，实际测量出的dc offset也得
有10mV多，说明transistor model应该是比较ideal的。
所以使我困惑的是，那个PMOS input pair的filter，为啥模拟结果就已经有10mV的dc
offset了呢？如果output |
|
j***u
发帖数: 26 | 27 我作了一个low pass filter （是为了得到input signal的dc voltage）, 我用一个
PMOS作bias current, PMOS differential
input pair和NMOS active load作出一个简单的one stage amplifier，然后把ouput接
到negative input端,unity negative feedback,就形成了一个voltage follower。然
后我在output端和gnd间接了一个capacitor.模拟结果给出了output的dc average 和
input dc average有大概10mV的电压差。
可是我同时用NMOS differential pair和PMOS active load作了一个相对应的filter，
模拟结果显示这个output和input的dc average几乎相等，实际测量出的dc offset也得
有10mV多，说明transistor model应该是比较ideal的。
所以使我困惑的是，那个PMOS input pair的filter，为啥模 |
|
H********o
发帖数: 346 | 28 我觉得，这种原因是可能是因为这种接法，input pair不对称。
Pmos pair来说，左面的正常，右面的变成了diode connected，2管的Vds是一定不一样
的（可能相差还不小）。所以input pair不match，导致有offset。
NMOS跟PMOS pair的差别原因，可能是因为current mirror的PMOS管尺寸小的原因，导
致NMOS pair的output DC BIAS跟input的更接近吧（但是这样可能导致distortion，因
为swing小）？
比较好的解决办法，我会用的，可能就是加一个common source作为次级，这样增益差
不多了，output跟input stage也isolated了。 |
|
ET
发帖数: 10701 | 29 1)你尝试过dc analysis, 你的ptat工作吗？
2） -2.5v从哪里可以得到？
3）nmos 的body接到-2.5v , 如果是个1个well的工艺，整个衬底都是-2.5v. 如果是do
uble-well technology, 假设你的substrate接地
， nmos在pwell里， pwell是-2.5v .这个说得过去。
3） 右腿和左腿完全对称，假设q2和q1 base area不一样，也就是左右腿的电流差n倍，
我不知道transistors 的bias point是会怎么样。
4）这个psrr的模拟办法我第一见。 |
|
t****1
发帖数: 827 | 30 in your original question, there is no load. both PMOS and NMOS conduct
almost zero current during the entire input range. That is, all the time, PMOS and NMOS are in cut off mode.
the simulation result you are showing has RL=2K.
They are different questions!
Either your original question is wrong, or the answer is wrong. If you still don't understand it, run the simulation by yourself, with NO load. Then tell me what you get. |
|
t****1
发帖数: 827 | 31 the original question says: if Vgs<0.7, then cut off. did the devices in your simulation really cut off? no leakage current? Of course not, if you understand what is weak inversion.So, your simulation condition is different from the assumption in that question.
Ok, now let's assume it really cuts off. no leakage current. from your
answer,if vin=0, then vout=0.7, and if vin=0.1then vout is about 0.8v. is
that correct?
My question: when vin increases from 0 to 0.1v, why Vout can not stay at 0.7v. ... 阅读全帖 |
|
f****3
发帖数: 502 | 32 首先十分感谢你的多次回帖，谢谢！先说明一下，我只是请教问题，没有对任何人的回
复有任何的态
度问题，如果我哪句话让你不爽了，请谅解！
下面说一下这个问题，我又仔细看了一些wiki里面关于crossover的阐述，wiki那张图
上面接
Vdd，下面接Vss，只有负载接Gnd，这样就比较好理解了。
如果|Vin|<0.7，两管截止，输出为0，当Vin>0.7时，上面N管导通，Vout=Vin-0.7，当
Vin<-
0.7时，下面P管导通，Vout=Vin+0.7。当相应于我这到题来讲，上面依然是Vdd，但是
下面接的
GND，所以将GND等效为Vss时，那么输出2.5V即是相应wiki的输出为0，这样就很好理解
为什么不
是一直follow，而在中间需要转换，这是我想问的问题。
但是不好意思，你一直纠结于有无负载，我承认你的思维很严谨，对问题的分析很透彻
，但你并没有
领会我的困惑，呵呵，或许我的困惑很弱智，无需回答，但同时你也并没有说出电路真
正工作的过
程，即使你一开始就给出了很合理的答案。
Anyway,依然非常感谢你的回复，再重申一遍，我对你的回复没有任何的态度上面的问
题，请... 阅读全帖 |
|
t****1
发帖数: 827 | 33 意思就是同等情况下，NMOS 更强大。因为NMOS 的工作载体是电子 ， PMOS 运行依靠
空穴 |
|
t****1
发帖数: 827 | 34 通俗的说吧，NMOS 工作载体是电子，PMOS 用 空穴。 电子是自由移动，这种情况下的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
conduction band 比 valence band 阻力较小。当然你还可以更深入到量子物理上去解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研究这个的。 |
|
t****1
发帖数: 827 | 35 PMOS NMOS 就是硅工艺。 这个是电路方面的面试题。 做电路设计，了解这个是很重要的。比如说放大器输入极为什么有时候需要用PMOS， 有时候用NMOS。 就这样了，你可以不喜欢这种问题，但是如果你找电路设计的工作，这是经常会问的问题。知道答案就行，也不会一直追问到底，毕竟不是做器件的。
的等 |
|
m*****t
发帖数: 3477 | 36 凑热闹说下4，如果strong指的是同等条件（size bias etc）下的drive，传统是N强于
P.
上面不少人说了就是mobility的差别。所以，invertor很多用size ratio去balance。
不过现实工业界中，基本完全取决于工艺，看doping recipe。一个technology大多会
提供各种不同nmos和pmos选项，根据你的design可以具体搭配。p的gm可以提高不少，
这样做输入级可以低1/f noise，也不损失gain。（其实p的1/f noise未必都比n好）。
如果只看idsat，那就更不一定了，一个工艺可以提供native的pmos搭配LowLeakage的
nmos。
总的来讲，回答说n比p给力应该是正确的，但是不绝对。这样面试的也没法找茬。
话说1，如果是我提问的话，期待的答案（最重要的）似乎是tox吧。一般业界说speed
难道不是默认的指switching? 不然你输出电流大了也要看cap load大小阿。 当然实际
design中的speed主要取决于s/n ratio和power budget。
你这些列出的都是“良性”问... 阅读全帖 |
|
y********g
发帖数: 81 | 37 1.Current and load cap. Its current is a
function of length, width, bias, etc.
2. 45nm, 32nm is half pitch dimension. This
is not transistor physical gate length nor
effect channel length. Refer to device
physics for detail.
3. 1/rate? how do you define resolution?
4. NMOS is stronger than PMOS in term of
larger current under the same condition.
NMOS conducts electron current whereas PMOS
conducts hole current. Whichever carrier it
is, current is proportional to mobility.
mobility is inverse pro... 阅读全帖 |
|
s***m
发帖数: 336 | 38 今天去问了下老师，得到一些答案：
1）3个buffer那条支路的jitter更严重。因为jitter的来源是manufacture,
temperature, voltage variations, jitter可正可负，buffer越多，各个buffer所带
来的jitter可能会相互cancel off。所以，5个buffer的支路比3个的支路的jitter要少。
2）NMOS比PMOS的leakage current要严重。因为nmos的threshold voltage低。
3）老师 也不太明白。
仅供参考。欢迎发表更多见解！谢谢。 |
|
s**g
发帖数: 66 | 39 Thank you for sharing.Your discussion is very informing.
I'd like to make a few comments:
1. is MP0 a JFET? If so, the device symbol you drew is incorrect.
2. Almost all band gap start up ckt can be properly simulated. That is, you
shall be able to predict if the ckt could latch up to off-condition. Keep in
mind start up problem is essentially a DC operating point problem, not a
transient issue.I guess you either use transient sim or power supply DC
sweep to verify your design, which is not the ... 阅读全帖 |
|
c********r
发帖数: 172 | 40
MP0就是一个PMOS管子
shall be able to predict if the ckt could latch up to off-condition. Keep in
mind start up problem is essentially a DC operating point problem, not a
transient issue.I guess you either use transient sim or power supply DC
sweep to verify your design, which is not the right way to do it.
并不是所有的启动都可以完全正确地仿真出来。像这个旧的band-gap电路所有corner的
仿真都显示没有start-up issue，但就这两块芯片在这里出问题了。
另外，当启动电路只有两个DC工作点时（其中一个是零电流状态），你说的是对的，就
是一个工作点问题，只要避开零状态点就可以。当启动电路有多个DC工作点时（你估计
没有遇到过，但我遇到过），就很复杂了。
启动过程必须用瞬态仿真来验... 阅读全帖 |
|
s**g
发帖数: 66 | 41 Thank you for sharing.Your discussion is very informing.
I'd like to make a few comments:
1. is MP0 a JFET? If so, the device symbol you drew is incorrect.
2. Almost all band gap start up ckt can be properly simulated. That is, you
shall be able to predict if the ckt could latch up to off-condition. Keep in
mind start up problem is essentially a DC operating point problem, not a
transient issue.I guess you either use transient sim or power supply DC
sweep to verify your design, which is not the ... 阅读全帖 |
|
c********r
发帖数: 172 | 42
MP0就是一个PMOS管子
shall be able to predict if the ckt could latch up to off-condition. Keep in
mind start up problem is essentially a DC operating point problem, not a
transient issue.I guess you either use transient sim or power supply DC
sweep to verify your design, which is not the right way to do it.
并不是所有的启动都可以完全正确地仿真出来。像这个旧的band-gap电路所有corner的
仿真都显示没有start-up issue，但就这两块芯片在这里出问题了。
另外，当启动电路只有两个DC工作点时（其中一个是零电流状态），你说的是对的，就
是一个工作点问题，只要避开零状态点就可以。当启动电路有多个DC工作点时（你估计
没有遇到过，但我遇到过），就很复杂了。
启动过程必须用瞬态仿真来验... 阅读全帖 |
|
h*******n
发帖数: 5 | 43 如图，当open loop 的时候 node 1,2, 3,4 之间的chopper用nmos swtich output是稳
定的，当closed loop之后就出现问题了
但closed loop的话把 1,2, 3,4 之间的chopper用nmos swtich 换成 transimission
gate 就稳定了
各位给看看是什么问题 |
|
d**g
发帖数: 1031 | 44 网上看来的, 我擦, 都不太会做.已经没法子跳槽啦.
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电
路
相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、
FPGA
等的概念）。（仕兰微面试题目）
2、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据
一
个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与
门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设
计
制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点
3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）
4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）
5、描述你对集成电路设计流程的认识。（仕兰微面试题目）
6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）
7、I... 阅读全帖 |
|
d**g
发帖数: 1031 | 45 网上看来的, 我擦, 都不太会做.已经没法子跳槽啦.
1、同步电路和异步电路的区别是什么？（仕兰微电子）
2、什么是同步逻辑和异步逻辑？（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不
用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间？（汉王笔试）
5、setup和holdup时间,区别.（南山之桥）
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）
7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA
2003.11.06 上海笔试试题）
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触
发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿
（如... 阅读全帖 |
|
h********n
发帖数: 1671 | 46
============================================================
中国计算机事业回顾——毛泽东时代辉煌的微电子事业和计算机事业
一. 中国的计算机事业在毛泽东时代取得了巨大发展
中国电子计算机的科研、生产和应用是从上世纪五十年代中后期开始的。1956年，
周恩来总理亲自主持制定的《十二年科学技术发展规划》中，就把计算机列为发展科学
技术的重点之一，并筹建了中国第一个计算技术研究所。
我们知道，以逻辑电路器件作为标志，到目前为止的电子计算机可以分为四代（此
外还有“第五代”即人工智能计算机和“第六代”即生物计算机的说法，但至今尚未成
熟，本文不涉及）。每一代计算机，都比前一代更小、更快，技术工艺要求更高，价钱
也更便宜。中国科学家研制第一代到第四代计算机的工作，贯穿于整个毛泽东时代。
第一代计算机采用电子管。美国研制出第一代计算机用了4年（1943-1946，标志：
宾夕法尼亚大学莫尔学院的ENIAC），而中国通过学习苏联的技术，仅用3年就完成了（
1956-1958，标志：中科院计算所的103... 阅读全帖 |
|
t*****g
发帖数: 6101 | 47 辉煌的毛泽东时代——中国计算机事业回顾
作者：tiexuetv
一. 中国的计算机事业在毛泽东时代取得了巨大发展
中国电子计算机的科研、生产和应用是从上世纪五十年代中后期开始的。
1956年，国家制定的《十二年科学技术发展规划》中，就把计算机列为发展科学技术的
重点之一，并筹建了中国第一个计算技术研究所。
我们知道，以逻辑电路器件作为标志，到目前为止的电子计算机可以分为四代。（此外
还有“第五代”即人工智能计算机和“第六代”即生物计算机的说法，但至今尚未成熟
，本文不涉及。）每一代计算机，都比前一代更小、更快，技术工艺要求更高，价钱也
更便宜。中国科学家研制从第一代到第四代计算机的工作，几乎贯穿于整个毛泽东时代
。
第一代计算机采用电子管。
美国研制出第一代计算机用了4年（1943-1946，标志：宾夕法尼亚大学莫尔学院的
ENIAC），而中国通过学习苏联的技术，仅用3年就完成了（1956-1958，标志：中科院
计算所的103机），并生产了50台左右。
第二代计算机采用晶体管。
美国从第一代计算机进入第二代计算机花了9年时间（1946-1954，标志：贝尔实验室的
TRADIC），中... 阅读全帖 |
|
t******3
发帖数: 79 | 48 上海元件五厂1974年4月研制成集成度达1200MOS管的大规模PMOS集成电路——5G5203×
64位移位寄存器。
1975年，上海无线电十四厂研制成集成度更高的PMOS集成电路——1024位移位寄存器。
1977年12月，上海无线电十四厂研制国际上普遍用于大规模集成电路生产的N沟硅栅自
对准MOS集成电路芯片制造工艺，试制成CP1603型256位随机存储器电路。
1978年，又制成大规模NMOS—DJS—501四片8位中央处理器电路，并应用于微处理机上
获得成功.
接着，上海半导体器件研究所和上海元件五厂也采用N沟硅栅MOS工艺研制成功单片8位
微处理机中央处理器电路。该电路技术水平相当于国外同类产品8080电路，具有70年代
中期国际水平。
上海无线电十四厂有单片4位微处理器电路、1K动态读写存储器、4K动态随机存储器等；
上海元件五厂有256位和1K以及4K静态随机存储器、1K×8紫外可擦除可编程序只读存储
器、128位和256位以及1K静态移位寄存器，用于8080系统计算机的各种接口电路。
上海元件五厂和上海无线电十四厂还分别研制成CMOS一位微处理机电路。 |
|
t*****j
发帖数: 264 | 49 一些bond fund，比如vmo nmo myd，目前年回报能有5%左右，并且是exempt from
federal income tax的。只是不知道有什么样的风险。我也在研究，不是投资建议！:) |
|
t*****j
发帖数: 264 | 50 一些bond fund，比如vmo nmo myd，目前年回报能有5%左右，并且是exempt from
federal income tax的。只是不知道有什么样的风险。我也在研究，不是投资建议！:) |
|
