m*****t
发帖数: 3477 | 1 EE的工作机会确实远不如CS多。薪水不如CS高。就是将来创业，前景也没有CS好。 sad
but true.
IC的话，master没有工作经验很难。一个tapeout周期在学校里就一年多了。
你如果不考虑就业又有钱，那显然喜欢什么学什么。
你自己一上来就说考虑将来就业，那大家也只能实话实说。
就EE领域内，就业最好的也基本上是embedded。
一定要把hobby当成职业，做好的是NBA。
to
up |
|
|
m********e
发帖数: 585 | 3 An article worth reading.
http://www.eetimes.com/electronics-blogs/other/4211089/From-RTL-to-GDSII-in-Just-Six-Weeks-
I really admire these types of people. American dream is probably a long
story back, when people started technology and business from their own yards
. It seems all impossible today, looking at all the staggering cost of EDAs,
tapeouts etc. But someone really did it himself! Not many people can take
this risk and have this confidence.
As a side note, we were raised under a differ... 阅读全帖 |
|
I***a
发帖数: 704 | 4 It is very easy to fix antenna errors if you are designing ANALOG circuits.
1. add diodes.
2. cut off long poly and connect them by metal and contact.
antenna errors will only reduce yield. if they are not fixed,
there is still large possibility that you can get a succeful tapeout. |
|
C********k
发帖数: 84 | 5 工作地点：Newport Beach, California.
Job Description and Responsibilities:
" DRC/LVS and extraction verification support for SOC and Analog Mixed
Signal Designs
" Write and implement custom DRC/LVS and extraction rules
" Maintain and update physical verification tools and foundry rule
decks
" Support tapeout tasks, assist layout engineers in understanding and
fixing layout errors, run DFM and CMP/Yield Enhancement scripts if
needed.
" Inte... 阅读全帖 |
|
f******d
发帖数: 6361 | 6 请问semiconductor industry里边，test engineer 与 validation engineer 有什么
本质区别？
我的认识是： test engineer一辈子呆在lab里，摆弄测试仪器。
validation engineer 主要坐在cube里跑跑simulation，prodcut tapeout 回来后再到 lab里摆弄测试仪器。
我说得对不对？大大们进来叫一下。 |
|
a****l
发帖数: 8211 | 7 title is just a name. One can be a CEO yet the only job is cleaning the
toilets.
tapeout 回来后再到 lab里摆弄测试仪器。 |
|
s********k
发帖数: 6180 | 8 一般有些地方叫V&V， verification & validation
verification意思大概就是你的产品要和design input一致，达到design的性能
validation大概意思就是你的产品达到了预期效果没？
tapeout 回来后再到 lab里摆弄测试仪器。 |
|
f******d
发帖数: 6361 | 9 是不是verification在电脑上verify （before tapeout），validation到lab里
validate? |
|
f****y
发帖数: 33 | 10 本公司是位于上海附近的一家从事高速网络集成电路开发设计的初创公司,主要产品是
高端网络交换机芯片.我们迫切寻找在该领域工作多年,有丰富经验的海外优秀人才加盟
我公司.
我们现特招聘交换机芯片高级系统架构师,交换机芯片高级ASIC设计和验证主管,软件设
计和测试主管.我们的待遇优厚.如有兴趣,或要了解更多详情, 可以站内联系我.
职位详细介绍：
1) Ethernet Switch System Senior Architect
Job Description:
Responsible for defining ASIC SOC chip & system architecture for Ethernet
communications switch devices. The candidate must have eight or more years
experience with silicon device architectures, with at least five years
experience with Ethernet communications devices... 阅读全帖 |
|
s****y
发帖数: 104 | 11 方向其实是挺好的方向，主要是你刚来，需要时间来学习 warm up。你老板立即给你科
研压力，又三个月顶级会议什么的，导致你厌学而已。VLSI方向在工业界属于很成熟的
技术，学校里基本没多少人做。学校里做IC的基本就是做做RF, analog，FPGA，还有一
些CAD的东西。学校里没有钱让你去用先进工艺tapeout一个很大的ASIC。 |
|
y**********9
发帖数: 566 | 12 不是。Silicon Photonics的难点有三
1，要求有绿卡。没有绿卡，哪怕你本事再大，也很难找到工作。因为silicon
photonics属于比较敏感的专业，受export control的影响。
2，要求的技能学校里已经停止培养了。譬如EDA tool, DC/RF wafer testing,
tapeout of GDSII files, 没这些技能找工作也很难。
3，startup非常不稳定。这个月有钱，下一个月可能就没钱。所以工作机会也是时有时
无。
所以，最好还是去做电路或者能源方向，譬如solar ^ LED之类的，会比较稳定。 |
|
l****g
发帖数: 5080 | 13 Google this，
Job Hunting Guide for Analog/Mixed signal Circuit Design
by Fuding Ge
如果你做到了上等水平，你一定可以找到工作。但这个真的需要多年不懈的积累。本科
GPA要好，不要浪费时间。研究生要选对导师，好好做项目，争取tapeout,不行的话就
做ph.D, 说实话，即使博士了，等你去面试，仍然可以很惨。
前面那个说把Gray题都做了，基本要几个月的时间，而且是全职。三心两意，用的时间
更多。但这个只是一部分，RF的基本没有。那个guide里的书多些，你能融会贯通，我
和任何人打赌，你一定能找到工作。不过要很久时间就是。当然如果你本科，研究生都
是顶尖，几个月就可以了。不过最好的融会贯通是在实践里用心做事，这个就是你入门
之后的事了。 |
|
s***d
发帖数: 15421 | 14 我们fabless都有。。。。真心不知道他们干什么，貌似给tapeout的片子做test，准备
probe station差不多 |
|
d****d
发帖数: 34 | 15 小弟国内天大毕业，工作过两年,主要做analog IC design方向，电路设计版图啥的都
会画，有tapeout经验，但是工艺比较落后（.35的）。
然后跑到Poly读了个MSEE，主修的都是数字课程，verilog、FPGA之类，同时帮老师做
了个ADC的项目。
自认为模拟和数字基本功都还可以，在纽约投了几个月简历无果，现毕业裸奔到湾区，
举目无亲，前途未卜，求各路前辈还有师兄师姐们帮忙推荐工作啊，小弟在此拜谢了！
contact: dayeyd(at)gmail.com |
|
t***s
发帖数: 1247 | 16 就是这么回事
硕士那么一两年真干不了什么，project就是打打杂就好了，做个把supplemental的模
块比如regulator之类的，就挺合适了。真叫你一硕士挑大梁做大系统？做high
performance做创新？就算老师愿意，你还不得发愁这tapeout要是干砸了怎么毕业？
提醒一下，硕士找工作paper基本没用，另外学校location很重要 |
|
b****r
发帖数: 83 | 17 不好意思没看到。。。和我硕士方向一样。
如果真再想读phd，至少要有tapeout经历。
进校找个导师，从帮phd做基本模块，画layout做起。
读RFIC的phd比较辛苦，性价比实在不高。
大部分人硕士毕业就跑了，工作都很好。 |
|
x**********o
发帖数: 43 | 18 谢谢啊！他应该是对研究比较有兴趣的，而且现在国内得phd，硕士文凭不管用
不好意思没看到。。。和我硕士方向一样。如果真再想读phd，至少要有tapeout经历。
进校找个导师，从帮phd做基本模块，画layout做起。读RFIC的phd比较辛苦，性价比..
...... |
|
发帖数: 1 | 19 由于家庭原因可能需要去西雅图找工作
phd背景是EDA/CAD的，analog IC也有一些涉猎，因为要自己tapeout然后测数据再做
model
感觉西雅图的那几家都是纯软件，没有像类似apple那么大硬件部门
大家有知道的公司吗？会不会有一些不太有名的？我自己尝试找了找，几乎没有 |
|
g*****d
发帖数: 210 | 20 半年前跳到湾区硬件公司
就是很一般的那种
做的是analog design
到现在每天真正干活时间9小时以上
周末大家skype都在线上
email寄来寄去的
unlimited pto 但是总不让人请
说只能tapeout后 芯片回来前请
之前在外州工作没这么累啊…
干了10年了没法转马公 |
|
g*****d
发帖数: 210 | 21 半年前跳到湾区硬件公司
就是很一般的那种
做的是analog design
到现在每天真正干活时间9小时以上
周末大家skype都在线上
email寄来寄去的
unlimited pto 但是总不让人请
说只能tapeout后 芯片回来前请
之前在外州工作没这么累啊…
干了10年了没法转马公 |
|
发帖数: 1 | 22 LZ加国本科,大概加国top1or2学校?本科成绩还行,勉强拿了个high honour.看到了说模
拟是经验饭就入了坑,读了一年硕士(全奖),留了次片,非常不喜欢老板的强度,几个月就
tapeout一次像个layout工学到的不多.问了之前的人,好几个硕士读了三年没拿到学位
就走了...
同时今天碰到一个被layoff的phd做IC的,跟我说IC行业并不如学校或我导师宣传的这么
好,在加国其实收入比较低了（他列了他知道的一些公司比master和phd的薪水）,比不
上本科的软件了..
我这几天本来就在考虑要不要不读这个硕士,或者换成专硕过渡一下去学软件的课?本科
学过c c++ 算法结构 仅此而已了...
谢谢 |
|
发帖数: 1 | 23
mmwave.
我转了..实在不想做..layout画到想吐..几个月就一个tapeout..
其实不是转了软件CS，转了授课型的,自己掏学费上点课,想问问需要具备一些什么基本
知识,感觉一下子空了很多可以自学点东西. |
|
发帖数: 1 | 24
感谢你的回复..
当初本科时候,ECE,课从photonics/devices,power/wave,electronics,communication/
control到hardware/software...
什么课学的都挺好(分数A起..)然后感觉analog整体平均分很低,自己分高显得有优势,
又不知道哪里看到说analog经验饭越老越好,就决定学这个了..其实没什么特别感兴趣
的,就觉得photonics/wave/control这种不能碰然后就选了个..
之前读研开始时候导师洗脑营造出一幅RF又要繁荣的景象,然后大规模压活下来让你没
日没夜的做也没时间去想别的..几个月前tapeout结束了感觉整天layout没什么意义也
学不到什么东西,休息了一个月和国内的同学(国内那班比较好,75%+进了港清北复交...
),知乎上几个微电子下的知名答主交流了(均在美国工作,有的还在做RF/analog,也有的
自学转CS了..),完全没人建议学这个,国内的同学学EE的全转掉了...然后就遇到了那个
phd朋友,说了他在这里从业的感觉.现在挺好,自己看/编了一个月的程,然后看看onl... 阅读全帖 |
|
