f********o
发帖数: 2181 | 1 在做一个LC-OSC
发现layout以后提取的网表怎么也不起振
我把extraction的设置设成只提取电路元件不提寄生RC
然后手动把寄生二极管删了也跑不起来
因为layout后出现几千个transistor并联
手动查很麻烦, 不过LVS是正常的
这样extracted netlist应该和schematic一样吧, 因为没有任何寄生元件
是不是并联的transistor和在schematic里面设置成finger有很大差别?
从schematic的仿真来看tuning range蛮大的
不知道这些变化是不是有问题?
实在想不明白, 请高手指教
多谢 | a**i
发帖数: 419 | 2 有寄生RC应该更容易起振，post-layout比pre-layout更容易起振，除非你的post-
layout本来就是振不了的。
在LC-tank的某个输入端上加个脉冲电流源。在t=0的时候给振荡器一个短脉冲。如果
你的振荡器能起振的话，脉冲消失后振荡就能维持下去；如果振荡逐渐衰减至0，就
是你的振荡器本来就不能起振。
通常layout的时候会增加大量的寄生电容，导致晶体管的负载太大而很难起振；如果
schemetic里晶体管的驱动能力没有很大的裕量的话，layout后很有可能振荡器就不能
振了。
【在 f********o 的大作中提到】
: 在做一个LC-OSC
: 发现layout以后提取的网表怎么也不起振
: 我把extraction的设置设成只提取电路元件不提寄生RC
: 然后手动把寄生二极管删了也跑不起来
: 因为layout后出现几千个transistor并联
: 手动查很麻烦, 不过LVS是正常的
: 这样extracted netlist应该和schematic一样吧, 因为没有任何寄生元件
: 是不是并联的transistor和在schematic里面设置成finger有很大差别?
: 从schematic的仿真来看tuning range蛮大的
: 不知道这些变化是不是有问题?
| f********o
发帖数: 2181 | 3 谢谢回复
我加了脉冲电流, 但是振荡自己衰减下去了
其实我一开始设计过一个version, post-layout simulation没问题
然后做了些optimization, 加大了驱动电流和晶体管的面积, 改了floor planning就不
行了
实在想不到会有什么问题 :(
【在 a**i 的大作中提到】
: 有寄生RC应该更容易起振，post-layout比pre-layout更容易起振，除非你的post-
: layout本来就是振不了的。
: 在LC-tank的某个输入端上加个脉冲电流源。在t=0的时候给振荡器一个短脉冲。如果
: 你的振荡器能起振的话，脉冲消失后振荡就能维持下去；如果振荡逐渐衰减至0，就
: 是你的振荡器本来就不能起振。
: 通常layout的时候会增加大量的寄生电容，导致晶体管的负载太大而很难起振；如果
: schemetic里晶体管的驱动能力没有很大的裕量的话，layout后很有可能振荡器就不能
: 振了。
|
|
