由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 问个面试题
相关主题
请教关于verilog综合的问题帮我表弟问问单片机的问题
请懂FSM(有限状态机)的大侠来帮帮忙啊fpga/CPLD好找工作不?
CS背景借道问一个EE的embedded programming问题Xillinx ISE选器件Speed
What's the differenence between latch and Flip-Flop setup time and hold time请教各位大牛!无线传输技术
求解一个状态机的题Qualcomm电面,恳请前辈们帮助指教!~
digital设计里面是怎么把verilog design转换成chip layout的?FPGA问题
六、硬件工程师面试之六 数字电路篇Computer Engineering PhD 选择 跪求建议
现在怎么都是RF/数字都要求?Senior EE Job Opening
相关话题的讨论汇总
话题: 复位话题: 异步话题: 同步话题: 时钟话题: 信号
进入EE版参与讨论
1 (共1页)
v***6
发帖数: 42
1
同步reset和异步reset的DFF
各自有什么优缺点(会引发什么问题)?
在使用的时候,有什么考量(什么情况下应该用异步的, 什么情况下该用同步的)?
c********e
发帖数: 1209
2
网上有,采用异步复位,同步释放
同步复位的优点:
1). 抗干扰性高,可以剔除复位信号中周期短于时钟周期的毛刺;
2). 有利于静态时序分析工具的分析;
3). 有利于基于周期的仿真工具的仿真。
同步复位缺点:
1). 占用更多的逻辑资源;
2). 对复位信号的脉冲宽度有要求,必须大于指定的时钟周期,由于线路上的延迟,可
能需要多个时钟周期的复位脉冲宽度,且很难保证复位信号到达各个寄存器的时序;
3). 同步复位依赖于时钟,如果电路中的时钟信号出现问题,无法完成复位。
异步复位的优点:
1). 无需额外的逻辑资源,实现简单,而且CPLD有针对复位信号的全局不限资源,可以
保证复位管脚到各个寄存器的clock skew最小(注意不是到各个寄存器的延迟最小);
2). 复位信号不依赖于时钟。
异步复位缺点:
1). 复位信号容易受到外界的干扰;
2). 复位信号释放的随机性,可能导致时序违规,使电路处于亚稳态
v***6
发帖数: 42
3
谢谢楼上的答案
楼上的知识很全面啊
拿到几个offer了?
c********e
发帖数: 1209
4
哪里啊,网上给你找的,不过也知道一些,不全
还没好的OFFER呢,下周2个面试,不错的公司,不过职位都不是最合适的,担心啊

【在 v***6 的大作中提到】
: 谢谢楼上的答案
: 楼上的知识很全面啊
: 拿到几个offer了?

1 (共1页)
进入EE版参与讨论
相关主题
Senior EE Job Opening求解一个状态机的题
请教:有懂VHDL, FPGA and CPLD的同学请给我发个短信digital设计里面是怎么把verilog design转换成chip layout的?
硬件工程师六、硬件工程师面试之六 数字电路篇
有了解wattup的吗 (转载)现在怎么都是RF/数字都要求?
请教关于verilog综合的问题帮我表弟问问单片机的问题
请懂FSM(有限状态机)的大侠来帮帮忙啊fpga/CPLD好找工作不?
CS背景借道问一个EE的embedded programming问题Xillinx ISE选器件Speed
What's the differenence between latch and Flip-Flop setup time and hold time请教各位大牛!无线传输技术
相关话题的讨论汇总
话题: 复位话题: 异步话题: 同步话题: 时钟话题: 信号