m*******5
发帖数: 24 | 1 Hi
Virtex-6 FPGA 的lvds output 是怎么工作的？如果我是要传输8位的信号需要用
serializer么？在选择外部设备的lvds receiver的时候有什么标准？需不需要
deserializer?
谢谢！ |
b***i
发帖数: 3043 | 2 高速电路标准可以相互转换,比如PECL, CML, LVDS等。如果你说的8位就是给8路的输出
，那么就用8个LVDS的差分输出，到8个你的负载。对FPGA而言，这个输出就是数字的输
出，0伏到几伏表示0到1。
【在 m*******5 的大作中提到】
: Hi
: Virtex-6 FPGA 的lvds output 是怎么工作的？如果我是要传输8位的信号需要用
: serializer么？在选择外部设备的lvds receiver的时候有什么标准？需不需要
: deserializer?
: 谢谢！
|
m*******5
发帖数: 24 | 3 这个8位就是8bit的控制信号，这就是说要给出8 channel的lvds 输出，每个bit用一个
channel?
但是测试芯片io不是lvds,所以就需要一个8channel的lvds receiver?
lvds receiver的输出速率和输入速率是一样的么？还是说要用另一个clock来控制？
fpga的输出和负载是怎么连接的呢？用wire?
Thanks in advance!
【在 b***i 的大作中提到】
: 高速电路标准可以相互转换,比如PECL, CML, LVDS等。如果你说的8位就是给8路的输出
: ，那么就用8个LVDS的差分输出，到8个你的负载。对FPGA而言，这个输出就是数字的输
: 出，0伏到几伏表示0到1。
|
m*******5
发帖数: 24 | 4 另外，用时钟怎么控制lvds receiver啊？
以SN65LVDS388为例。是用一个clock连接到ENA,ENB,ENC,END四个接口么？这个时钟有
什么特殊需求么？有没有合适的产品推荐？
时钟可用的最快速率是不是这个max signaling rate标识的？
再有就是用8个channel的receiver会不会导致输出不同步？
十分感谢！！
【在 b***i 的大作中提到】
: 高速电路标准可以相互转换,比如PECL, CML, LVDS等。如果你说的8位就是给8路的输出
: ，那么就用8个LVDS的差分输出，到8个你的负载。对FPGA而言，这个输出就是数字的输
: 出，0伏到几伏表示0到1。
|
b***i
发帖数: 3043 | 5 你的测试芯片需要什么样的控制
【在 m*******5 的大作中提到】
: 这个8位就是8bit的控制信号，这就是说要给出8 channel的lvds 输出，每个bit用一个
: channel?
: 但是测试芯片io不是lvds,所以就需要一个8channel的lvds receiver?
: lvds receiver的输出速率和输入速率是一样的么？还是说要用另一个clock来控制？
: fpga的输出和负载是怎么连接的呢？用wire?
: Thanks in advance!
|
m*******5
发帖数: 24 | 6 要测试的芯片不是lvds的，所以用lvds receiver转换成lvttl, 速度在200MHz 就好，8
位信号要同步。
【在 b***i 的大作中提到】
: 你的测试芯片需要什么样的控制
|
p******a
发帖数: 130 | 7 可以试一下用Delay line来同步各路输出，Virtex-6应该有。使用lvds有点复杂了，并
且也不见得有效。
【在 m*******5 的大作中提到】
: Hi
: Virtex-6 FPGA 的lvds output 是怎么工作的？如果我是要传输8位的信号需要用
: serializer么？在选择外部设备的lvds receiver的时候有什么标准？需不需要
: deserializer?
: 谢谢！
|
e***y
发帖数: 4307 | 8 貌似没必要用lvds
，8
【在 m*******5 的大作中提到】
: 要测试的芯片不是lvds的，所以用lvds receiver转换成lvttl, 速度在200MHz 就好，8
: 位信号要同步。
|
