a***r
发帖数: 981 | 1 ☆─────────────────────────────────────☆
CCRR (栋一) 于 (Sat Feb 23 20:59:20 2013, 美东) 提到:
还是那个韩国女薄厚，上次事情以后，自己后来读了文章，还发邮件问我是不是这篇文
章。。不一一叙述了，总之，现在对我总算有个基本的尊重了。
因为刚当AP一年，没经验，总觉得这个女薄厚，有地方有时候，就厥我一下，
比如，这个周末有紧急的事情要她做run，给她写邮件说周末要紧急Skype一下，这样可
以当天run了。居然回信说prefer周一谈。。。
向前辈讨教一下经验，大家紧急事情，需要薄厚马上处理的话，又赶上周末，大家都怎
么处理的？有人的薄厚也像俺的这个‘破刀娃子’这么特立独行的吗？
☆─────────────────────────────────────☆
oversees (I shall be your eyes!) 于 (Sat Feb 23 21:35:38 2013, 美东) 提到:
U are way too pushy
☆────────────────────────────... 阅读全帖 |
|
a***r
发帖数: 981 | 2 ☆─────────────────────────────────────☆
rubyrd (Ruby) 于 (Tue Feb 26 14:16:14 2013, 美东) 提到:
再次update， 谢谢各位。 这个版真是太太太好了， 绝对是我上论坛多年最好最好的
。 问题一一得到解决。 不准备私自去联系中国教授了。 不过， 如果， 我是说如果
， 两三年后我ＬＧ毕业没在那里找到合适的工作， 然后我想跳走， 实现起来会不会
困难啊？会不会很伤ＲＰ啊？
——————————————————————————————————————
Update一下， 非常谢谢大家， 我觉得我应该会接受ＡＰ那个了。 不过还有个问题，
系里有个看上去很好的中国教授， 不知道可不可以联系他， 问一下关于negotiate工
资，start-up和绿卡的事情？ 会不会很失礼什么的啊。 谢谢。
——————————————————————————————————————
第一次在本版发帖， 先谢谢各位。
fresh phd, 数学。 刚收到一所学校AP的OFFER， 也是目前唯一拿到手的。 排名110... 阅读全帖 |
|
s******y
发帖数: 28562 | 3 我我我。。。我要揭发！Pll 拿的比我多一倍有余！ |
|
|
|
s******y
发帖数: 28562 | 6 是的，特别牛的学校对于K99/R00不是特别在乎。对这个比较关心的一般都是那些中不
溜秋的尤其是公立学校。我当年找工作的时候，其中一个学校告诉我进入了short list
，然后立刻赤果果的问我有没有申请这个。我坦白的说申请了没有拿到。然后，然后就
没有下文了。
Pll说的那个人应该就是一开始有K99/R00的时候对这个的作用估计过高，以为能够留在
自己所在的牛校里所以没有去申请其他学校。如果他当时明智一点，申请了几个中等学
校的话，不会落到那个地步。
另外，如果实在在K99过期之前还没有拿到TT position的话，是可以通过把自己在本校
转为non-tenure track research assistant professor 来进入R00的，这个虽然有一
定风险会被PO把奖给收回去，但是绝大部分情况下，只要说明得当，都是可以通过的。
当然，这个需要自己和老板以及系里的关系不太差才行。如果关系太差，就把这条路也
堵死了。 |
|
O*********r
发帖数: 1835 | 7 我们学校盯得最紧的就是 indirect cost，只要比预算少了，他们就会来问你。在
direct cost里换来换去他们倒是很少多嘴，当然每个 agency 有自己的规定，就像楼
上pll (娃娃鱼)讲的，Personnel and OTPS (other than personnel service) 间浮动
有规定范围。
我认识一位这样省钱：就是跟 agency要 full package postdoc (salary + max
fringe ~ 40%) 然后切割成几块招了三个 part-time student programmer，不用付
fringe。三个臭皮匠，顶个诸葛亮，最后项目也没耽搁。但即便这样学校的indirect
cost还是一个子没少。 |
|
l*******7
发帖数: 431 | 8 谢谢你！我一直很喜欢你和 viviansky, 还有 pll 的帖子 （别的美女的帖子也喜欢的
哈 ^_^）. 本来打算接着潜水的，还是再多说几句。
虽然我一开始也像你说的那样觉得他这个决定很不明智，因为我觉得我们的关系可以修
补而不需要去全盘否定。但是到后来我觉得放手是最好的选择。而且离婚后我的反思让
我明白了我们三观上的分歧实在太大。我对家庭的看法比较 traditional，可是他的是
比较偏西方的思想（不合则离）。我们对别的事情的看法也不一样，我比较看重事实，
就事论事，喜欢直接了当的 goal directed (可能是因为做了这么多年的实验)，他比
较看重背后隐含的意义，虽然我有时候觉得他 over-interpret 甚至 misinterpret it
. 我们的分歧一直就有，只是有了孩子之后事情变多了更stressful了，加剧了这些矛
盾。
我们看问题的角度太不一样了，我最近看到有人写的这个，我觉得很像我们离婚前几年
的情况：
“不管，你有多么真诚，
遇到怀疑你的人，
你，就是谎言。
不管，你多么单纯，
遇到复杂的人，
你，就是有心计。
...
所以，
关键，不是你... 阅读全帖 |
|
|
N****g
发帖数: 5172 | 10 我想要的物品:
1个3g32 ipad near CA
单张面值:
可接受的价格(必须明码标价！):
$805
物品新旧要求:
new
邮寄方式要求:
ML
买卖双方谁承担邮寄损失(Required if not code only):
before after (drop-off receipt required)
付款方式说明:
noncc-pp
其他补充说明:
现货only；PM ZIP PLLS
广告的有效期:
物品来源:
我的联系方式:
bbs
二手交易风险自负！请自行验证是否合法和一手卡！: |
|
C****g
发帖数: 3945 | 11 5555
写错了
32g的
updated
我想要的物品:
1个3g32 ipad near CA
单张面值:
可接受的价格(必须明码标价！):
$805
物品新旧要求:
new
邮寄方式要求:
ML
买卖双方谁承担邮寄损失(Required if not code only):
before after (drop-off receipt required)
付款方式说明:
noncc-pp
其他补充说明:
现货only；PM ZIP PLLS
广告的有效期:
物品来源:
我的联系方式:
bbs
二手交易风险自负！请自行验证是否合法和一手卡！: |
|
f****i
发帖数: 20252 | 12 DAC芯片要么SPI interface，要么I2S interface，少数I2C驱动，哪来的内部clock？
TI的PCM1704难不成带了crystal oscillator和PLL？
你举个带独立clock的DAC例子？ |
|
z*****n
发帖数: 7639 | 13 老兄真是能写，呵呵。
再往下，恐怕就要开讲模拟（PLL）/数字锁相环（DPLL)，
frequency recovery了。。。 |
|
w**t
发帖数: 1037 | 14 我从网上看到这个贴子,觉得不错,说得很清楚. 尤其是 DA转换时钟Jitter
转贴部分过来, 希望不会有问题.
原文出自 http://www.av199.com/blog.php?tid=178902&page=77 ,作者:zzz1111
10. Jitter是个什么东西？
“Jitter是客观存在的”，good point！
不过只有两个Jitter是真正关键的，录制Jitter（AD转换时）和DA转换时钟Jitter，这
两个坏东西一旦产生就没救了。从录制到回放之间还会有很多种Jitter产生，不过它们
都是可以补救的。
录制（AD）时的Jitter是客观存在的（也就是说取样时钟本来就是不准的，这世界就没
有准的钟），不过基于两点原因我们只能忽略录制时的Jitter（阿Q精神装没看见，反
正你也拿它没办法，投诉录音公司吧）：
1. 眼不见心不烦，因为录制（AD）时的Jitter是无法补救的（原本该在T时间取样的，
它却在T+50ps时取样，取得的振幅当然不对啦。录完后，鬼才知道它是在T时间，T+
50ps还是T-50ps时取样的，我们只能信它就是在T时间取样的。重播（DA）... 阅读全帖 |
|
C********n
发帖数: 6682 | 15 http://www.av199.com/thread-178902-1-1.html
1.为什么电脑/硬盘做音源，比CD好？
因为人比较懒，早就看CD不舒服了，一直梦想成千上万的曲目，坐沙发上不动就能随便
换着听。前一阵子心血来潮准备动手一试电脑做音源。一开始期望值很低，希望音质和
中低端CD机差不多或稍差就可以。结果经过一个月的实践，我的结论是硬盘APE做音源
，音质绝不比CD差，也许更好（理论上是硬盘比CD转盘更好，但是我听不出来区别）
我现在的玩法是无损压缩的APE、FLAC或WAV由Foobar播放（有时44.1/16直出，有时用
SRC foobar插件软升频到96/24，比较中），接DAC USB口，DAC平衡输出到功放。CD机
的模拟输出接功放，数字输出接DAC的同轴口。
1. CD的模拟输出跟同价位DAC的输出比：不管在解析力还是全频段的平衡响应，DAC都
明显胜出。也就是说我的DAC里的DAC比我的CD里的DAC强得多。不难理解啦，因为CD里
面是转盘+DAC，转盘也是成本的啊，CD机当然比不上同价的外置DAC啦。
2. CD转盘跟硬盘比：用我DAC上的USB输入（... 阅读全帖 |
|
x****o
发帖数: 21566 | 16 第一章 HIFI与其他音响系统
一. 什么是HIFI？
HiFi就是“高保真”音响系统。英语缩写High-Fidelity。
Hi-Fi=高保真，发烧友口中的Hi-Fi系统一般指技术指标较高的音响器材。
那么，什么是“高保真”？
从字面上看就是真实还原，把各类声音通过音响系统真实还原出来，这就是所谓的“高
保真”
那么现在的HIFI系统能够达到真实还原吗？回答是否定的，尽管现在电子技术已经非常
发达，但是至今还是无法做到真正的还原，只能尽量靠近自然的声音。
所以你会问既然达不到真实还原，那么为什么还有那么多人在热衷HIFI？应该这样说，
现在的HIFI含义是有些变化了，市场上流行的HIFI音响是提供给你喜欢听的声音，既然
达不到真实还原，那么就做一些大家喜欢听的声音。
二. HIFI系统与普通音箱的区别
从原理上来说没有区别，大家都通过电子元件发出声音，但是从性能方面来说区别很大
，简单点形容就是普通电视图象与高清电视图象的区别，普通音箱相当于普通电视图象
，可以接受，但是不能说满意，HIFI系统相当于高清电视图象，色彩鲜艳，层次好，让
人赏心悦目。明白了这一点你也许对HIFI会有点兴... 阅读全帖 |
|
D**********s
发帖数: 3139 | 17 这怎么都跟网上卖dac的一个口风，呵呵。大多数异步和火线的抖动都是加在spdif之上
的，PLL filter和frequency dependency才是应该去研究的。
NAND+usb要胜过CD，蓝光或SACD尚需时日。 |
|
D**********s
发帖数: 3139 | 18 晶振的用料嘛？都是四脚有源高精度低噪声的，现在usb定做的20ppm，当然如果最后算
下来成本还有余力，可以用更好的。不过比了0.5,1,20,50，说实话，1和20的测试和听
感根本没区别，而且这个产地和工艺都有关系，只有定做才靠谱。其他的接收方式用的
PLL，听感也很好。 |
|
D**********s
发帖数: 3139 | 19 我吧，就看不惯人颠倒黑白。不过在您的世界里罗技廉价的spdif播放器比其他的播放
方式强我还真不想扫了您的雅兴。
你如果有兴趣的话，没事多研究研究pll网络和现在其他的发送方式。相比于说别人无
知，你这些空洞言论真的很无力。另外708功放电路谁也没有山寨，如果觉得推不好高
阻耳机，你大可以给版上的烧友另做一个更超值的。
我也习惯了每次都有马甲跳出来说些阴阳怪气牙牙学语的话，但是目的是造福群众还是
怎么的理解不了。 |
|
D**********s
发帖数: 3139 | 20 I2S用cat5可以走一定距离，但是衰减比较厉害。spdif和aes没有本质区别，信噪比和
pll处理的时候稍有不同，几米的距离没有区别，bnc和莲花座倒是有点区别。
现在无论如何word clock+aes3还是不太方便，以后应该会有新的授时高电平接口。 |
|
D**********s
发帖数: 3139 | 21 TI的advanced segment modular本来就不是为了高bit优化的，而且越高优势越小。
用哪家就应该用他们的精华，pcm1704还有那么多人在用，这东西不是追新的事儿。
cs8412两层pll+cs4328的meridian偶次谐波高着呢，听CD比9018不知道好听多少倍，这
就是音乐和指标的差距。 |
|
n*****g
发帖数: 178 | 22 我想弄个卡拉OK，兼家庭影院效果。不知道雅马哈HTR-3066 能否带得起五个bose 301+
subwoofer？
雅马哈参数如下，我看不懂为何有两个不同的瓦数per channel？？
5-channel powerful surround sound
100 W per channel (8 ohms, 1 kHz, 0.9% THD, 1-ch driven)
70 W per channel (8 ohms, 20 Hz-20 kHz, 0.09% THD, 2-ch driven)
Discrete amp configuration
HD Audio format decoding: Dolby® TrueHD and DTS-HD Master Audio™
Dolby® Digital Plus and DTS-HD High Resolution Audio™
192 kHz/24-bit Burr-Brown DACs for all channels
High dynamic power, low-impedance... 阅读全帖 |
|
l****n
发帖数: 166 | 23 今天浏览本版,忽然很有感触,禁不住回忆起了一个月前在X的面试.结果被拒,有些失落,虽然对去北加本来就有些犹豫.
面试机会来自学校的一个老师的推荐. 本来是要见hiring manager的,但是X的
coordinator 在我要出发前一天的晚上5点左右才订上飞机票,而且是比正常要预订的晚了一个小时,结果失去了见hiring manager的机会,也是本次面试失败的原因之一吧,这是后话.
因为hiring manager不能available, 于是我的第一个面试官变成了一个中国人(如果你有幸看到这篇文章,请接受我的感谢),相谈甚欢,轻松通过,感觉他给了我一个成功的开始.
第二个面试官我们在电话里聊过,我在linkedin上查过其profile,这哥们很牛,若干大公司做过manager,结果目前在X做Sr. Staff Design Engineer.他问了我一些关于电路的基础知识,也轻松通过.
第三个面试官据说来自台湾,说准备问我一些关于PLL的知识,可是面试过程很搞.这哥儿们在白板上写写画画,几乎没问我问题,像是在给我上课,又像是在show |
|
m*****a
发帖数: 13 | 24 My company is looking for analog design engineer. Prefer Ph.D or Master in
EE.
If you are interested, please send resume to s********[email protected]
Here is JD
Experience in one or more of the following areas are required.
• Strong knowledge on the deep sub-micron CMOS technologies
• Hands-on experience in designing ADC, DAC, PLL, LDO, Low-noise bias
circuits, etc.
• Ability to comprehend the analog system level requirement and to
translate it into the circuit level specification |
|
t******3
发帖数: 29 | 25 不可以再用PLL了，时钟电路已经做好了，不可以改的。
我说的不严谨，应该是Ring VCO。 没有电感 |
|
i****e
发帖数: 170 | 26 【 以下文字转载自 EE 讨论区 】
发信人: icdane (travel), 信区: EE
标 题: IC design
发信站: BBS 未名空间站 (Thu Jan 20 13:47:28 2011, 美东)
好心人能不能发个好一点的recruiter的联系方式呢？ 站内...
我在找analog/mixed signal/ rfic的工作... 好难找工作...唉。 天天投简历，天天
刷邮箱，
天天没邮件，给我点希望吧...
有adc（thesis)/pll (以前工作过一年的时候做的）设计的经验。 |
|
h*******y
发帖数: 896 | 27 【 以下文字转载自 EE 讨论区 】
发信人: heartaway (9527), 信区: EE
标 题: job opening - Analog and Mixed Signal IC Design Engineer
发信站: BBS 未名空间站 (Thu Feb 10 16:54:43 2011, 美东)
If your background matches this position, please send me your resume
(email needed).
========================
Analog and Mixed Signal IC Design Engineer
Job Posting: Jan 24, 2011
Primary Location: US-TX-Austin-Oak Hill (TX30)
Job: Analog and Mixed Signal
Education Level: Bachelor's Degree
Job Type: Experienced
Scope of Responsibilities/Expe... 阅读全帖 |
|
w******t
发帖数: 441 | 28 Serdes/High Speed analog-mixed signal IC applications engineer Position
located in Southern California
MINIMUM REQUIREMENTS:
- Extensive experience in Tx, Rx, CDR, PLL for high speed IO interfaces.
- Experience with optical communication system
- Knowledge of optical transponder, tranceiver
- Experience in chip bring-up, debugging and use of lab instrumentation is
required.
- Knowledge in system level timing budget, signal integrity, and power
integrity is a plus.
- BS or MS in Electrical Engine... 阅读全帖 |
|
m**c
发帖数: 168 | 29 即将有一个qualcomm的analog design的面试，job responsibility主要包括一下内容，
Design interface circuits including TX, RX, CDR, PLL and SerDes functions.
Design analog sub-blocks for Display drivers and PMIC,including DC-DC
converter,(LDO), ADC and DAC.
想听听大家的建议，收到大家的祝福，非常感谢。 |
|
I*********p
发帖数: 39 | 30 One of the three interviewers,a 装逼阿三,grilled me a lot,even though I gave
the correct answers, probably no hope for this position, hopfully the
following will help those who have the similiar background. Good luck.
1.Why FEM could fail on spurious emission?
2.GSM/CDMA frequency band, modulation scheme?
3.GSM conducted output power?
4.How to define TRP and TIS on a antenna, how to measure them?
5.If a GSM transmitter has conducted output 30dBm, antenna effiency is 50%,
what is its TRP? If directiv... 阅读全帖 |
|
S***l
发帖数: 383 | 31 Job Description: Sr. ASIC DFT Engineer
As part of the Central DFT group, you will be responsible for architect,
implementation, verification, and lab bring-up of the DFT and DFM solutions
for the advanced and comprehensive Design for Test/Manufacturing (DFT/DFM)
features for the system on a chip integrated in the industry leading edge
network products.
Core Responsibilities:
• ASIC DFT lead to top level architect, implement and verification of
DFT features including MBIST, Logic BIST,... 阅读全帖 |
|
c**********2
发帖数: 5 | 32 同求Qualcomm/Apple/Broadcom/TI referral，方向PLL/ADC/LDO analog/mixed-signal
design. 站内回信，谢谢！ |
|
c**********2
发帖数: 5 | 33 同求Qualcomm/Apple/Broadcom/TI referral，方向PLL/ADC/LDO analog/mixed-signal
design. 站内回信，谢谢！ |
|
d**r
发帖数: 899 | 34 工作地点：南加橙县Newport Beach
有意者请寄简历至：T******[email protected]
Senior Analog/Mixed-Signal designer
As a senior analog/mixed signal designer you will design state of the art de
vices for the serial comunication markets (SATA/SAS, PCI Express, Infiniband
, SONET/SDH, FTTx). You will participate in all the phases of product implem
entation from concept to validation.You must have demonstrated success in br
inging analog products to market and developing technologies in a fast paced
environment. Responsibil... 阅读全帖 |
|
A*******s
发帖数: 23 | 35 Send resume and job (#) to a****************[email protected].
Sr. Physical Design Timing Engineer
Timing (STA) Manager
Senior Physical Design Engineer
CAD Manager - Front-End Design and Verification
Sr. CAD Engineer - Place & Route / Physical Design Engineer
Sr. CAD Licensing Engineer
Sr. CAD Engineer – STA
GPU Micro Architect
Design Verification Implementation Engineer
RTL Design Engineer
Analog IP Validation/Characterization Engineer
Senior RF IC Design Engineer
Logic Implementation/ Synthesis Engi... 阅读全帖 |
|
M*****8
发帖数: 17722 | 36 【 以下文字转载自 Military 讨论区 】
发信人: MB80528 (肥猫(Contrarian)[食MM而肥]), 信区: Military
标 题: Re: 2013年7月9日最新的1688个看跌的股票。
发信站: BBS 未名空间站 (Tue Jul 9 22:18:23 2013, 美东)
2013年7月9日最新的1688个看跌的股票。
多数到顶。墙街已深入插管，吸血在即。
排列依次为，号码，股票符号，收市价。
#0001, A , 44.6000
#0002, AA , 7.9010
#0003, AAGIY , 17.1600
#0004, AAMRQ , 4.7300
#0005, AAN , 28.9700
#0006, AAON , 24.7400
#0007, AAP , 83.2000
#0008, AAUKY , 9.5300
#0009, ABAX , 50.2800
#0010, AB... 阅读全帖 |
|
a*****1
发帖数: 80 | 37 我是学硬件的MS在读，人在Boston五月毕业。
现在想找RF analog/ASIC design&validation方向工作。
有ARM Linux processor上Driver经验，Digital IC 方向会verilog，测试方向会基本
的TCL，Perl（non-expert）
平时做的Analog/RF/Mixed Signal IC 居多，PLL，ADC，PA，LNA什么的都有
schematics/Layout经验,各种网络系统WIFI，WLAN，LTE什么的也了解。
MS期间做的项目主要是个RF IC的develop & test & debug，历时一年，为一个Analog-
Digital IC（88 pins）做的测试，Cadence 仿真+实际测试，包括DC，noise，ADC
Function test。设计了这个测试IC PCB，四层板，Analog部分非常Sensitive。板子出
来后调试加测试。唯一比较牛的点是这大项目是NASA赞助的，当然我也只负责一小部分
。天体物理那块核心机密的地方都是美国学生干的。
自从小女子3月开始找工作以后，基本没... 阅读全帖 |
|
f********x
发帖数: 24 | 38
Analog-
感觉做了很多，挺厉害的，但是不知道深度怎么样。据我和同学的经验，pll，adc，pa
这样的模块都值得花很长时间去做。所以不知道你的问题会不会是简历写的东西太多太
广，以至于让人觉得不靠谱。
另外能否顺便问下测试的adc dut是个神马指标？ |
|
m*****t
发帖数: 3477 | 39 ADC，PLL，LNA和PA都是你design并且layout的？硕士就2年还要上课，能独立完成4个
模块中的一个就挺不错，如果能够完成所有4个，也就基本是signal chain前端的大部
分了，那实在是非常厉害了。再往上就是天线，往下就是digital processor了。俺PhD
也就做了2个。
BOS周围可以试试ADI。ON也有design openning，不过是PMIC。 |
|
a*****1
发帖数: 80 | 40 firevortex前辈说的很对，我也感觉简历没重点。。。我本身是主要学了2年而且跟的
导师是analog rf 这些的PLL PA ADC这些的都是课程Final Project，不算大Project的
那种深度。但找工作analog schematics/ layout这种需要也少 所以我又比周围人多学
了学tcl perl embedded 算法这些 是不是好多rf Application 就有的干了？比周围只
上课的同学干的多点，但是一样费劲找工作
我是不是该把数电模电简历分开来写 我也有种哪个都没说到位的感觉
adc DUT（design under test?）我做的主要看的是FWHM Noise和output accuracy&
combinations
pa |
|
a*****1
发帖数: 80 | 41 LNA PA画了layout，PLL ADC只有schematics 这些是2年课程project，小小5G不是前辈
你们做的那种20,30GHz。。。。
前辈指ON semi？
PhD |
|
a*****1
发帖数: 80 | 42 木有，是个5 bits 200 MHz switched capacitor ADC，第一年的课设，现在做的是
8bit 250M ADC，PA，PLL是5GHz和4.5GHz的
今年刚买过On家DFF片，太感谢前辈了！实习要我就很好了
另：“女生做application比做hardcore design好。如果人外向的话”
-这是什么意思？展开讲讲呗 |
|
n*********h
发帖数: 98 | 43 代友转发，请勿回信箱，直接发联系人的email。谢谢！
================================================
We are a fast-growing medium-size company located in Silicon Valley,
and currently have a few job openings in analog/mixed-signal design
for high-speed SerDes.
Ideal candidates should have previous circuit-design experiences in at
least one of the following: CDR, PLL/DLL, (wireline) transmitter, data
converter; all levels of experiences are welcome.
The company offers a friendly work environment and opportunities to
wor... 阅读全帖 |
|
a*****1
发帖数: 80 | 44 前辈好，本人女生，五月毕业的EEMS Boston University，方向是Hardware IC，在学
校做过15个月的RA，一个Readout IC测试，设计过一个4层测试PCB(100MHz),Xilinx
FPGA编程，dynamic/ functional test. 动手能力很强。RF课上还做过一个1GHz AM
receiver(2层PCB),主要修课的都是Circuit 方向：Analog /Mixed Signal IC design(
ADC/OPMAP/PLL), ASIC design, Digital circuit design, Embedded System design
. semiconductor fabrication也学过，还在cleanroom呆过一学期，反正从Board
level 到Transistor physics Level都学过。
毕业的时候RA那项目给拖得毕业了才找工作。现在做System Test Engineer ，1 yr
contract position还在麻省，上周五公司突然裁掉了两个别组的contractor... 阅读全帖 |
|
q******0
发帖数: 17 | 45 去年12月份master毕业，主攻analog design方向。在学校的时候用cadence 做过two
stage amplifier和bandgap circuit，也用spice仿真过PLL。一直在投着简历可是没有
人回信，所以想恳请班内的前辈们，看看有没有什么机会可以帮助我内推一下，在这里
先谢谢大家了。 |
|
n*********h
发帖数: 98 | 46 代友转发，请勿回信箱，直接发信至 [email protected]
/* */。谢谢！
=====================================================================
We are a fast-growing IC design company located in Silicon Valley,
currently we have one opening for SERDES system architect; please send
your resume to [email protected]
/* */ if interested.
Job description: SERDES System Architect
- Architecture definition and verification for high-speed long-reach
SerDes interfaces (up to 56Gbps)
- Serial link modeling and link ... 阅读全帖 |
|
n*********h
发帖数: 98 | 47 *********************************************
代友转发，请勿回信箱，直接发信给联系人邮件。谢谢！
*********************************************
We are a fast-growing company located in Silicon Valley,
and currently have a few job openings on high-speed SerDes design as
following; please feel free to send your resume to
[email protected]
/* */ if interested.
-> Job opening 1: Analog/Mixed-Signal IC Design Engineer
Ideal candidates should have previous circuit-design experiences in at
least one of the following: CDR,... 阅读全帖 |
|
发帖数: 1 | 48 示波器/焊板子/跑仿真啥的最拿手了，设计PLL也是很有心得，然并卵，都他妈没用，
唉，都不容易 |
|
s***d
发帖数: 15421 | 49 各种adc dac ldo PLL LNA，今天就开个刷板班，希望能成为硬件届的9章算法。 |
|
发帖数: 1 | 50 可以免费讲解PLL，当年很有一些心得，希望前辈给个机会 |
|
