a*******e
发帖数: 62 | 1 我设计了一个OPAMP 最后调整了半天 相位裕度只有35度 快 tapeout了 感觉比较担心
倒不是担心settling time 主要担心产生震荡chip不工作 只要工作 性能差一点无所谓
大家能否根据tapeout的经验 来指点我一下 谢谢了 |
|
a*******e
发帖数: 62 | 2 回六楼的高手 我担心的就是process variation 造成的PM drift 根据你tapeout的经验
仿真肯定看不到oscillation
我现在的问题是 dc transient仿真都没有问题 (10% overshoot) 就是PM小
一句话说就是 tapeout回来的实际结果和simulation差多少 simulation的结果就已
经很不乐观了 整个chip是saturation 工作 |
|
h*******y
发帖数: 896 | 3 why not improve it before tapeout? post your circuit here, some NIUREN may
help you
所谓 |
|
m********u
发帖数: 3942 | 4 地点San Jose, CA
DESCRIPTION
Join the development of all the circuits in both board level and IC level,
and sub-system in HMI e-beam wafer inspection tools. The position is focused
on analog and mixed signal circuit design and circuit simulation in both
board level and IC level, print circuit board (PCB) layout, PCB prototyping,
tuning and debugging, ASIC tapeout, pilot production, and technical
document writing. The position may be involved in but not limited to the
design works listed as follows... 阅读全帖 |
|
l******h
发帖数: 2 | 5 Highly reputational company with very competitive compensation for all
positions.
Please send in your resume and position/positions you like to apply to my
email address below.
h*******[email protected]
All resumes will be deliver to hiring manager directly. Act fast!
Thanks!
Silicon Engineering Group
Sr. Physical Design Timing Engineer
Timing (STA) Manager
Senior Physical Design Engineer
CAD Manager - Front-End Design and Verification
Sr. CAD Engineer - Place & Route / Physical Design Engineer
Sr. CA... 阅读全帖 |
|
发帖数: 1 | 6 Please send your resume directly to the company HR Specialist:
[email protected]/* */
Location: San Jose, CA, USA
Company: Hermes Microvision Inc. An ASML Company
The company sponsors H1B and provides relocation assistance.
Job title: Sr. Electrical Engineer
Job Descriptions:
Join the development of all the circuits in both board level and IC level,
and sub-system in HMI e-beam wafer inspection tools. The position is focused
on analog and mixed signal circuit design and circuit simul... 阅读全帖 |
|
l******h
发帖数: 2 | 7 Highly reputational company with very competitive compensation for all
positions.
Please send in your resume and position/positions you like to apply to my
email address below.
h*******[email protected]
All resumes will be deliver to hiring manager directly. Act fast!
Thanks!
Silicon Engineering Group
Sr. Physical Design Timing Engineer
Timing (STA) Manager
Senior Physical Design Engineer
CAD Manager - Front-End Design and Verification
Sr. CAD Engineer - Place & Route / Physical Design Engineer
Sr. CA... 阅读全帖 |
|
发帖数: 1 | 8 Open Source RISC-V Postdoc Position
University of Washington, CS & EE Department
Location: Seattle, CA
Postdoctoral positions are available immediately to join the productive
Bespoke Silicon Group (BSG) at the University of Washington http://darksilicon.net ).
BSG Leader Professor Michael Taylor received his PhD at MIT and was lead
architect of the 16-core MIT Raw tiled multicore processor, one of the
earliest multicore processors, which predates Intel’s multicore chips. He
co-authored the earl... 阅读全帖 |
|
t*******c
发帖数: 306 | 9 芯片制造业，像TSMC，三星等，从来不是劳动力密集型产业，劳动力成本基本可以忽略
，主要成本来自于材料仪器技术，不讲劳动力成本，换到中国又能有多少减少成本的优
势？
再说了，一看你就是外行，28nm以下因为一些物理上的原因，开始有个定律，制程每缩
小一半，制造的成本增加一倍。例如，14nm的tapeout成本比28nm高一倍，7nm tapout
成本比14nm的高一倍，同理将来3nm的tapeout成本还要比7nm tapeout成本高一倍。
28nm以前的那种经济定律早就不适用了，芯片的价格不会快速下降了，反而可能每代更
新后价格缓慢升高！ |
|
发帖数: 1 | 10 tsmc本身外资持股78%，如果劳动力成本再不值钱的话，那利润就全被外资赚走了。台
湾人变成白人的打工仔，人家吃肉他们连汤都不一定喝的上
: 芯片制造业，像TSMC，三星等，从来不是劳动力密集型产业，劳动力成本
基本可
以忽略
: ，主要成本来自于材料仪器技术，不讲劳动力成本，换到中国又能有多少
减少成
本的优
: 势？
: 再说了，一看你就是外行，28nm以下因为一些物理上的原因，开始有个定
律，制
程每缩
: 小一半，制造的成本增加一倍。例如，14nm的tapeout成本比28nm高一倍
，7nm
tapout
: 成本比14nm的高一倍，同理将来3nm的tapeout成本还要比7nm tapeout成
本高一
倍。
: 28nm以前的那种经济定律早就不适用了，芯片的价格不会快速下降了，反
而可能
每代更
: 新后价格缓慢升高！
|
|
r*****n
发帖数: 964 | 11 替同学发帖
公司在上海，公司核心技术是DSP系统，业务开展的很好，目前向ASIC方向延伸，做一
些DSP相关的芯片。由于和一些研究所关系很好，加上技术力量强，已经作为主申请人
承接了几个国家项目。项目总资金额在1亿左右。也有券商在开始创业板的接触。
现在已经有了一个10人ASIC团队（另外还有软件，电路板设计团队）。团队成员都在国
内著名芯片设计公司工作过。已经tapeout了一块芯片。
我同学是公司老总，很想能作出一点事业，希望能有志同道合者加盟。合作方式最好是
能回国一起创业；也可以考虑留在硅谷，以顾问的形式合作。他这个月会来bay area，
具体可以面谈。有意者可以发信给我。q**********[email protected]
希望合作者
至少有5年ASIC工作经验，3 tapeout experience
精通DSP/CPU architecture |
|
d*******d
发帖数: 2050 | 12 不是大牛,也算业内人士吧,大概说一下吧:
1,这个行业已经趋于稳定了,不会再有大的发展了
2,由于起步台阶越来越高,不太会有新的startup爆发出来了,过去那种一个产品一个des
ign tapeout成功了,公司就成功了发财了的情况,不太会出现了.
3,由于65到45/40再到28的成本越来越高,中小型公司会越来越没有前途.刚刚开的一个会
,会上一个大牛说了,预计2010年,能有10个以上40nm tapeout的公司不超过10个.这可是
扳着指头就能数出来是那些的.
4,往下几年,重点是做ip.这将是以后startup的方向. |
|
s******v
发帖数: 4495 | 13 这个tapeout成本高了这么多，对ASIC影响很大，如果life-time出货量是1M，平均起来
就是每片增加10刀，对于出货量10M的通用芯片，每片只有1刀。而且我看大多数的ASIC
就是个几十万的量，象Juniper/Cisco router上用的。ASIC是性能好，不过也有不
flexible得缺点，要是成本再搞上去，那就差远了。
以前90到65，tapeout也贵2-3倍（我不知道，瞎猜的），不过平均到每个片子上应该没
有这么多%增长。
我也不是硬工。 |
|
m*****t
发帖数: 3477 | 14 There is not much you can do because of the time required for a tapeout.
If you do not have any tapeout, drawing sch and running simulation won't
help a lot.
So why not go for a Ph.D and get some chips done? |
|
s*****d
发帖数: 2457 | 15 A startup in ZhangJiang is taking off, having an official launch date on Sep
-1-2015, for the high-speed SERDES market. Detailed job positions are as
below:
https://docs.google.com/document/d/1Rfy5CvXfMf-
4hBl4RxRofy4lcS2gYtDInl8hxA5Qkm0/edit?usp=sharing
======================================================================
ABC Microelectronics, Inc.
We are a Zhang-Jiang stealth-mode semiconductor startup, and have raised VC
money from the world’s leading venture capital firm for hardware. Our
r... 阅读全帖 |
|
g*******r
发帖数: 140 | 16 tapeout期间，每天9小时还可以吧。tapeout之后呢 |
|
g*****d
发帖数: 210 | 17 工资一般 就玻璃门平均的水平
tapeout前感恩节圣诞节每天上班
tapeout后有同事请假回国一个月 |
|
g*******r
发帖数: 140 | 18 tapeout期间，每天9小时还可以吧。tapeout之后呢 |
|
g*****d
发帖数: 210 | 19 工资一般 就玻璃门平均的水平
tapeout前感恩节圣诞节每天上班
tapeout后有同事请假回国一个月 |
|
p*********3
发帖数: 8525 | 20 台巴子也就联发科和台积电了
规模越来越小，以前还有一堆知名企业，现在呢?
早晚被深圳、韩国取代。
台积电就是量产牛，论原材料设备，比日本人，intel如何？人家不要台积电，换一家
tapeout，也一样。 |
|
|
d****d
发帖数: 34 | 22 小弟国内天大毕业，工作过两年,主要做analog IC design方向，电路设计版图啥的都
会画，有tapeout经验，但是工艺比较落后（.35的）。
然后跑到Poly读了个MSEE，主修的都是数字课程，verilog、FPGA之类，同时帮老师做
了个ADC的项目。
自认为模拟和数字基本功都还可以，在纽约投了几个月简历无果，现毕业裸奔到湾区，
举目无亲，前途未卜，求各路前辈还有师兄师姐们帮忙推荐工作啊，小弟在此拜谢了！
contact: dayeyd(at)gmail.com |
|
L***s
发帖数: 9258 | 23 国内有大钱啊，比如你要tapeout个chip，Mask加两次round，嘣... 一百万美元没有了
。还没听个响呢。 |
|
t****i
发帖数: 182 | 24 刚拿了一南加，一北加offer, 最后选择去南加。
总结一下电面和onsite的题目和经验吧，希望对同行有点帮助。
经验就是不光要看dice, simplyhired, monster, careerbuilder etc.
还要积极的去公司career网页投履历。不要在不懂行的猎头上浪费时间和手机分钟。
在电面的时候要把问题写下来做，在onsite的时候要多在白板上先画blockdiagram
再补充口头的解释。
ASIC/FPGA design/verification:
普遍的提问方面 (问了两次以上的）：
0) Understand your previous design specifics including gate count, geometry,
technology, layout, high level block architecture, power consumption, bus
structure, clock schemes, speed, noise figure(mix-signal rf), tapeout issues
, post-silic |
|
|
|
f****y
发帖数: 33 | 27 本公司是位于上海附近的一家从事高速网络集成电路开发设计的初创公司,主要产品是
高端网络交换机芯片.我们迫切寻找在该领域工作多年,有丰富经验的海外优秀人才加盟
我公司.
我们现特招聘交换机芯片高级系统架构师,交换机芯片高级ASIC设计和验证主管,软件设
计和测试主管.我们的待遇优厚.如有兴趣,或要了解更多详情, 可以站内联系我.
职位详细介绍：
1) Ethernet Switch System Senior Architect
Job Description:
Responsible for defining ASIC SOC chip & system architecture for Ethernet
communications switch devices. The candidate must have eight or more years
experience with silicon device architectures, with at least five years
experience with Ethernet communications devices... 阅读全帖 |
|
m*****t
发帖数: 3477 | 28 一个ms一共2年，刨去上课，能有几个tapeout?要么有经验，要么Ph.D。 |
|
p*******7
发帖数: 24 | 29
就一个tapeout.
是的, 现在情况的确是这样, 但是我还是想找找试试, 不是太想读Ph.D |
|
y**********9
发帖数: 566 | 30 本人做的是silicon photonics 方向, EE PhD，专门设计模拟测量silicon photonics
devices.
去年7月份开始在这个startup工作，今天被告知公司已经很久没有新客户，funding眼
看快用完，只能忍痛缩编。自己因为刚来不到一年，还没有到了non-replacable的程度
，所以不幸被选中裁掉。
我今年3月份中旬申请了opt extension，到目前为止还是initial review的status，我
已经跟公司说过了我的困难，公司考虑到我过去工作表现不错，也没有犯过任何错误，
所以答应帮我解决opt extension的问题。我估计公司可能会让我停薪留职一段时间。
但是我估计这段时间不会长，顶多两三个星期。
想请问大家几个问题
0，十个月期间主要负责chip tapeout，and testing。这些工作经验如何包装会比较容
易找到下家
1，如果两三个星期以后，移民局还是没有批准opt extension，我该怎么办？按照opt
的要求通知移民局我的失业情况么？那样还有机会申请opt extension么？
2，如果不能再继续申请... 阅读全帖 |
|
l****c
发帖数: 838 | 31 Asic verification should do ASIC verification.
Companies like Marvell, Qualcomm and Broadcom that design SoC should have
such position.
In my company, some people design, other people do verification.
Before the chip tapeout, need to verify in simulation or emulation.
I do SoC firmware, not verification. |
|
a*******l
发帖数: 650 | 32 有意者请站内联系。。。
In this job, you will be:
- Responsible for requirements modeling, design, development, and
integration of WGA protocol firmware.
- Working closely with systems, ASIC design, and FW engineering to
participate in architecture design and trade off discussions.
- Verify various HW blocks before chip tapeout based on the defined usage
scenarios.
- Design a FW system to closely work with the underline ASIC to provide the
best performances and lowest power in its class in the industry.
- W... 阅读全帖 |
|
a*******l
发帖数: 650 | 33 麻烦版主不要删帖了好不？这不是广告！！！
希望有wifi相关的经验，工作地点在湾区和南加州都可以，有意者请发简历到
tithonus AT outlook.com
We are looking for energetic, enthusiastic, and driven engineers excited
about WGA (60GHz, 802.11ad) wireless networking and network protocols to
develop WGA features and 802.11ad protocols and work closely with hardware
teams to create high speed wireless networking solutions. Do you like seeing
your work on the shelves of your favorite electronics store? Then become
part of the team that enables wireless connect... 阅读全帖 |
|
a*******l
发帖数: 650 | 34 level不限，有意者站内联系。
job description大概如下
In this unique position, you will function as a firmware engineer involved
with the technologies of Bluetooth RF, Modem, and Baseband Silicon Solutions
, WiFi/Bluetooth Coexistence System Architecture and Bluetooth Firmware
Solutions. Specific duties include, but are not limited to:
Working closely with systems, ASIC design, and FW engineering to participate
in architecture design and trade off discussions.
Design a FW system to closely work with the underlyi... 阅读全帖 |
|
p**f
发帖数: 3549 | 35 1）说出去好听，比如在果子打工，逼格很高，能唬住一些文科女；
2）工资确实比同行高个几万，比INTC这样的高个十万是有的，所以bar不低（entry
level比较）；
3）硬件行业决定了活苦逼，累，因为赶tapeout，有hard deadline。但薪水跟马工有
本质差距。
4）没处跳，因为别处更低。
资本家能用一半薪水招到人，绝不会给你满薪的。
趁年轻，刷题转马。 |
|
f****y
发帖数: 33 | 36 本公司是位于上海附近的一家从事高速网络集成电路开发设计的初创公司,主要产品是
高端网络交换机芯片.我们迫切寻找在该领域工作多年,有丰富经验的海外优秀人才加盟
我公司.
我们现特招聘交换机芯片高级系统架构师,交换机芯片高级ASIC设计和验证主管,软件设
计和测试主管.我们的待遇优厚.如有兴趣,或要了解更多详情, 可以站内联系我.
职位详细介绍：
1) Switch System Senior Architect
Job Description:
Responsible for defining ASIC SOC chip & system architecture for Ethernet
communications switch devices. The candidate must have eight or more years
experience with silicon device architectures, with at least five years
experience with Ethernet communications devices. Must be... 阅读全帖 |
|
f****y
发帖数: 33 | 37 本公司是位于上海附近的一家从事高速网络集成电路开发设计的初创公司,主要产品是
高端网络交换机芯片.我们迫切寻找在该领域工作多年,有丰富经验的海外优秀人才加盟
我公司.
我们现特招聘交换机芯片高级系统架构师,交换机芯片高级ASIC设计和验证主管,软件设
计和测试主管.我们的待遇非常优厚.如有兴趣,或要了解更多详情, 可以站内联系我.
职位详细介绍：
1) Ethernet Switch System Senior Architect
Job Description:
Responsible for defining ASIC SOC chip & system architecture for Ethernet
communications switch devices. The candidate must have eight or more years
experience with silicon device architectures, with at least five years
experience with Ethernet communications devic... 阅读全帖 |
|
s******v
发帖数: 4495 | 38 能讲一下，都有哪些ASIC厂商。这个28nm tapeout成本高，对他们是不是决定性的影响？ |
|
l**t
发帖数: 6971 | 39
ft，CES的时候T3还没tapeout呢，当然是T2。 |
|
s***d
发帖数: 15421 | 40 应该是假消息，我们也要tapeout了，production tape out，没听说tsmc产能出了问题
。如果出了问题，不会着急一两个月内就要送出去。 |
|
a*******l
发帖数: 650 | 41 有意者请站内联系。。。
In this job, you will be:
- Responsible for requirements modeling, design, development, and
integration of WGA protocol firmware.
- Working closely with systems, ASIC design, and FW engineering to
participate in architecture design and trade off discussions.
- Verify various HW blocks before chip tapeout based on the defined usage
scenarios.
- Design a FW system to closely work with the underline ASIC to provide the
best performances and lowest power in its class in the industry.
- W... 阅读全帖 |
|
c*****n
发帖数: 300 | 42 提起sun micro 当年的 Millennium Project，我老真是两眼汪汪啊。三年的project，
好不容易tapeout，debug的人才到TI，就宣布不干了。于是大家作鸟兽散。很多人去了
PA Semi。后来这个公司被apple收购，现在apple的芯片就是这么来的。 |
|
f****d
发帖数: 3888 | 43 如果有tapeout经验应该稍微容易些. 最近也听说公司招人,不过都要有一定经验的.
去craiglist看看房子就大概知道什么价钱了,有几百刀住人家里那种.
也可以回学校读个Ph.D.,到经济好了再出来. |
|
h******o
发帖数: 160 | 44 没有哪个techology，tapeout一次要30－40m..
3－4m都没有． |
|
s******v
发帖数: 4495 | 45 我说的总成本20-30M，tapeout + design，
发信人: Diaowai (Waiting for suckers rally), 信区: Stock
标 题: Re: 硅谷小道: 听说现在半导体tape out非常的贵 (转载)
发信站: BBS 未名空间站 (Mon Mar 8 22:15:11 2010, 美东)
用65nm 9-metal process，设计好以后，光是做一套mask大约1M刀。45nm大约2-2.2M刀
，32nm大约4-5M刀，按这个趋势，22nm要10M刀。如果考虑到设计费用，一个产品从设
计到做出mask，一楼的数据大体靠谱。
所以以后start up只能搞搞模拟电路，或者直接上FPGA了，玩不起超大规模的ASIC了。 |
|
|
e*******r
发帖数: 1433 | 47 国家贴补一下， 10w tapeout估计就可以吸引不少客户 |
|
b*******f
发帖数: 428 | 48 Thank you~I am going to find a job recently~only one tapeout experience. synthesis, sta, dft, formality. |
|
a***e
发帖数: 27968 | 49 65nm下面还有45nm,40nm,32nm
这东西也就是ASIC晚点，早晚慢慢跟上
但是65nm线现在已经折旧完了，属于剩余产能，生产成本要低得多
不见得比最新技术的通用差，毕竟同样功能，通用的chip也要大不少，yield还低
关键的问题还是量，成熟的技术，一不小心就是80~90%的yield
ASIC大chip很少，一不小心10片300mm就够你全年使用,谁受得了那个tapeout成本
所以看起来将来会往SOC的转，多加点模拟的东西，避免和TSMC,GF这类的巨头正面搞
这些巨头的产能，还是让给Ti,nv之类的大头
industry早就往fabless转，不过fabless天生的time to market自己没办法完全控制
很郁闷。俺实在不看好AMD CPU。而且，随着32，28，22引入，100%的fabless越来越难了
还是卖ip爽快，不过能搞到ARM这样的也是极少
这行当不行了，能逃就逃吧
65
new |
|
v********m
发帖数: 2147 | 50 其实Startup的公司最主要的是成本是初期的人力成本，加州工资成本高，这样以
后初创公司就挪到亚洲了 |
|
